基于时间数字转换器的集成电路工艺可信检测方法及电路与流程

本发明属于集成电路检测技术领域，具体涉及基于时间数字转换器的集成电路工艺可信检测方法及电路。

背景技术：

当今集成电路生产链呈现全球化趋势，生产出一块合格的芯片通常要在多个公司进行设计和制造。此外，一些设计工具和第三方ip的使用也加速了集成电路的生产过程。然而，在集成电路供应链中硬件安全更容易受到硬件木马的攻击，可能导致机密信息泄露或系统故障。工艺木马是硬件木马的主要攻击方式之一，由于其行为是渐进的，因此很难被检测到，或者不被认为是恶意的攻击。工艺木马利用大幅度的激发热载流子效应(hotcarrierinjection，hci)、栅经时击穿效应(timedependentdielectricbreakdown，tddb)、负偏置温度不稳定性(negativebiastemperatureinstability，nbti)等物理机制，降低晶体管的物理特性，导致器件导通时间下降，使用寿命降低甚至产生失效故障。

目前已经提出了一些集成电路制造可信的检测方法。一般而言，检测方法分为物理效应检测和添加老化延时检测结构两种。其中，物理效应检测的做法是借助经时击穿、热载流子、负偏温度不稳定性、应力引起的漏电流以及电迁移等物理效应。这些物理效应都有各自针对的适用对象，例如，经时击穿效应主要针对mos器件的栅介质工艺手段的可信度；nbti效应主要评估p型金属氧化物半导体(p-metal-oxidesemiconductor，pmos)器件的浅槽隔离(shallowtrenchisolation，sti)、离子注入、轻掺杂漏(lightlydopeddrain，ldd)以及等离子体刻蚀工艺非受控；hci效应评估n型金属氧化物半导体(n-metal-oxidesemiconductor，nmos)器件离子注入、ldd以及等离子体刻蚀工艺非受控等。借助物理效应的工艺评估方法均仅适用于在对某一种工艺的可信程度进行评估，而且一般仅在面向单个器件进行测试的结果比较准确，不适合对大规模电路中的器件、电路性能进行评估。基于这些物理效应所制造的测量电路的版图与正常数字电路的版图存在明显的差别，容易暴露检测集成电路可信的目的，起到的检测效果有限。

添加老化延时传感器是解决数字电路延迟变化的有效技术，这类电路失效预警技术可实现根据延时衰退率，调整电路运行的时钟等参数，维持电路的正常功能。此类技术优点在于不需要对电路进行破坏，且不需综合考虑引起电路衰退的环境因素，检测准确率高。但是，只能检测到关键路径上存在的工艺木马，而木马为了实现隐蔽性大多数存在于非关键路径上。此外，将老化传感器置于关键路径的输出节点上，可能引入较大的时序、功率和面积开销，使关键路径的延时余量降低，导致电路出现时序故障。

技术实现要素：

为了解决现有技术中存在的上述问题，本发明提供了一种基于时间数字转换器的集成电路工艺可信检测方法及电路。本发明要解决的技术问题通过以下技术方案实现：

基于时间数字转换器的集成电路工艺可信检测方法及电路，包括：

获取载体电路中的若干关键路径；

根据所述若干关键路径在所述载体电路上添加时间数字转换器电路得到添加检测电路的载体电路；

对所述添加检测电路的载体电路进行动态仿真得到动态仿真结果；

根据所述添加检测电路的载体电路得到集成电路芯片，并对所述集成电路芯片中所述载体电路的所述关键路径进行路径延时检测得到芯片测量结果；

将所述动态仿真结果与所述集成电路芯片测量结果进行对比得到判断结果。

在本发明的一个实施例中，获取载体电路中的若干关键路径，包括：

在最快工艺角下对载体电路进行静态时序分析，得到最长路径的延时作为延时阈值；

在最慢工艺角下对载体电路进行静态时序分析，得到若干路径延时；

将所述若干路径延时按延时值的大小进行排序，若路径延时值大于所述延时阈值，则该路径延时对应的路径作为关键路径，进而得到若干关键路径。

在本发明的一个实施例中，根据所述若干关键路径在所述载体电路上添加时间数字转换器电路得到添加检测电路的载体电路，包括：

所述若干关键路径的起点与所述延时检测电路的起始输入端连接，所述关键路径的终点与所述延时检测电路的终止输入端连接，所述延时检测电路的输出端连接所述载体电路的输出端口。

在本发明的一个实施例中，在对所述添加检测电路的载体电路进行动态仿真得到动态仿真结果前还包括：

对所述添加检测电路的载体电路进行静态时序分析，得到静态时序分析结果；

根据所述静态时序分析结果对电路中的元器件间距和负载进行调整，保证添加所述时间数字转换器电路对所述载体电路的所述若干关键路径延时的影响最小。

在本发明的一个实施例中，对所述添加检测电路的载体电路进行动态仿真得到动态仿真结果，包括：

对所述添加检测电路的载体电路的所述若干关键路径进行动态仿真，并在所述动态仿真的仿真环境中加入工艺偏差，得到若干关键路径延时仿真结果；

统计所述若干关键路径延时仿真结果中的最大值与最小值，得到关键路径的延时范围；

对所述添加检测电路之后的载体电路的所述若干关键路径进行动态仿真，并对仿真环境中再加入温度、时钟占空比等应力条件模拟芯片老化，得到所述若干关键路径的延时衰退曲线，并根据所述延时衰退曲线计算出衰退斜率，并根据所述延时衰退曲线计算衰退斜率进而得到动态仿真结果。

在本发明的一个实施例中，根据所述添加检测电路的载体电路得到集成电路芯片，并对所述集成电路芯片中所述载体电路的所述关键路径进行路径延时检测得到芯片测量结果，包括：

向所述集成电路芯片输入相应的测试激励，并激活所述若干关键路径的信号翻转；

从所述集成电路芯片的输出端得到关键路径的延时值；

根据所述集成电路芯片的运行时间，分别获取所述集成电路芯片关键路径的延时衰退曲线，并根据所述计算衰退斜率。

在本发明的一个实施例中，将所述动态仿真结果与所述集成电路芯片测量结果进行对比得到判断结果，包括：

判断所述若干关键路径延时值是否在所述动态仿真结果的路径延时范围中，若是则进行下一步，若否，则所述集成电路芯片在生产过程中的工艺不可信，同时该关键路径的位置也是所述集成电路芯片上工艺水平不可信的位置；

判断所述芯片测量结果中所述若干关键路径的延时衰退斜率是否小于动态仿真结果中得到的衰退斜率，若是，则该芯片在生产过程中的工艺水平在可信范围内；若否则所述集成电路芯片在生产过程中的工艺不可信，同时该关键路径的位置也是所述集成电路芯片上工艺水平不可信的位置。

本发明还提供了一种基于时间数字转换器的集成电路工艺可信检测电路的模块，包括依次连接的边沿触发模块、时间测量模块、结果输出模块和电压源vdd，所述边沿触发模块的输出两个输入端分别为所述检测电路的起始时间输入端start和终止时间输入端stop：

所述边沿触发模块包括第一异或门、第一触发器、第一缓冲单元、第二异或门、第二触发器和第二缓冲单元，所述第一缓冲单元的输入端和所述第一异或门的第一输入端作为所述边沿触发模块的起始输入端start，所述第二缓冲单元的输入端和所述第二异或门的第一输入端作为所述边沿触发模块的终止输入端stop，所述第一缓冲单元的输出端连接所述第一异或门的第二输入端，所述第二缓冲单元的输出端连接所述第二异或门的第二输入端，所述第一异或门的输出端连接所述第一触发器的时钟端clk1，所述第二异或门的输出端连接所述第二触发器的时钟端clk2，所述第一触发器的数据输入端d1和所述第二触发器的数据输入端d2均连接所述电压源vdd，所述第一触发器的输出端输出第一上升沿时间start1至所述时间测量模块，所述第二触发器的输出端输出第二上升沿时间stop1至所述时间测量模块。

在本发明的一个实施例中，所述时间测量模块采用门级精度的时间数字转换器。

本发明的有益效果：

第一，本发明采用时间数字转换器电路作为延时检测电路，有效解决了采用老化传感器检测，带来大量面积开销以及扫描时钟难以实现等问题，通过引入时间数字转换器测量片上延时，实现方式简单且减小了面积开销；

第二，本发明采用时间数字转换器作为检测电路，引入的版图与正常数字电路版图无明显差异，隐蔽性较好，不会暴露检测工艺的目的。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1是本发明实施例提供的基于时间数字转换器的集成电路工艺可信检测方法的流程示意图；

图2是本发明实施例提供的基于时间数字转换器的集成电路工艺可信检测电路中添加检测电路的载体电路的示意图；

图3是本发明实施例提供的基于时间数字转换器的集成电路工艺可信检测电路的模块示意图；

图4是本发明实施例提供的基于时间数字转换器的集成电路工艺可信检测电路中边沿触发模块的电路图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

请参见图1，图1是本发明实施例提供的基于时间数字转换器的集成电路工艺可信检测方法的流程示意图，包括：

获取载体电路中的若干关键路径；

根据所述若干关键路径在所述载体电路上添加时间数字转换器电路得到添加检测电路的载体电路；

对所述添加检测电路的载体电路进行动态仿真得到动态仿真结果；

根据所述添加检测电路的载体电路得到集成电路芯片，并对所述集成电路芯片中所述载体电路的所述关键路径进行路径延时检测得到芯片测量结果；

将所述动态仿真结果与所述集成电路芯片测量结果进行对比得到判断结果。

本发明采用时间数字转换器电路作为延时检测电路，有效解决了采用老化传感器检测，带来大量面积开销以及扫描时钟难以实现等问题，通过引入时间数字转换器测量片上延时，实现方式简单且减小了面积开销；本发明采用时间数字转换器作为检测电路，引入的版图与正常数字电路版图无明显差异，隐蔽性较好，不会暴露检测工艺的目的。

在本发明的一个实施例中，获取载体电路中的若干关键路径，包括：

在最快工艺角下对载体电路进行静态时序分析，得到最长路径的延时作为延时阈值；

在最慢工艺角下对载体电路进行静态时序分析，得到若干路径延时；

将所述若干路径延时按延时值的大小进行排序，若路径延时值大于所述延时阈值，则该路径延时对应的路径作为关键路径，进而得到若干关键路径。

在本发明的一个实施例中，请参见图2，图2是本发明实施例提供的基于时间数字转换器的集成电路工艺可信检测电路中添加检测电路的载体电路的示意图，根据所述若干关键路径在所述载体电路上添加时间数字转换器电路得到添加检测电路的载体电路，包括：

所述若干关键路径的起点与所述延时检测电路的起始输入端连接，所述关键路径的终点与所述延时检测电路的终止输入端连接，所述延时检测电路的输出端连接所述载体电路的输出端口。

在本发明的一个实施例中，在对所述添加检测电路的载体电路进行动态仿真得到动态仿真结果前还包括：

对所述添加检测电路的载体电路进行静态时序分析，得到静态时序分析结果；

根据所述静态时序分析结果对电路中的元器件间距和负载进行调整，保证添加所述时间数字转换器电路对所述载体电路的所述若干关键路径延时的影响最小。

在本发明的一个实施例中，对所述添加检测电路的载体电路进行动态仿真得到动态仿真结果，包括：

对所述添加检测电路的载体电路的所述若干关键路径进行动态仿真，并在所述动态仿真的仿真环境中加入工艺偏差，得到若干关键路径延时仿真结果；

统计所述若干关键路径延时仿真结果中的最大值与最小值，得到关键路径的延时范围；

对所述添加检测电路之后的载体电路的所述若干关键路径进行动态仿真，并对仿真环境中再加入温度、时钟占空比等应力条件模拟芯片老化，得到所述若干关键路径的延时衰退曲线，并根据所述延时衰退曲线计算出衰退斜率，并根据所述延时衰退曲线计算衰退斜率进而得到动态仿真结果。

在本发明的一个实施例中，根据所述添加检测电路的载体电路得到集成电路芯片，并对所述集成电路芯片中所述载体电路的所述关键路径进行路径延时检测得到芯片测量结果，包括：

向所述集成电路芯片输入相应的测试激励，并激活所述若干关键路径的信号翻转；

从所述集成电路芯片的输出端得到关键路径的延时值；

根据所述集成电路芯片的运行时间，分别获取所述集成电路芯片关键路径的延时衰退曲线，并根据所述计算衰退斜率。

在本发明的一个实施例中，将所述动态仿真结果与所述集成电路芯片测量结果进行对比得到判断结果，包括：

判断所述若干关键路径延时值是否在所述动态仿真结果的路径延时范围中，若是则进行下一步，若否，则所述集成电路芯片在生产过程中的工艺不可信，同时该关键路径的位置也是所述集成电路芯片上工艺水平不可信的位置；

判断所述芯片测量结果中所述若干关键路径的延时衰退斜率是否小于动态仿真结果中得到的衰退斜率，若是，则该芯片在生产过程中的工艺水平在可信范围内；若否则所述集成电路芯片在生产过程中的工艺不可信，同时该关键路径的位置也是所述集成电路芯片上工艺水平不可信的位置。

请参见图3，图3是本发明实施例提供的基于时间数字转换器的集成电路工艺可信检测电路的模块示意图，包括依次连接的边沿触发模块、时间测量模块、结果输出模块和电压源vdd，所述边沿触发模块的输出两个输入端分别为所述检测电路的起始时间输入端start和终止时间输入端stop：

请参见图4，图4是本发明实施例提供的基于时间数字转换器的集成电路工艺可信检测电路中边沿触发模块的电路图，所述边沿触发模块包括第一异或门、第一触发器、第一缓冲单元、第二异或门、第二触发器和第二缓冲单元，所述第一缓冲单元的输入端和所述第一异或门的第一输入端作为所述边沿触发模块的起始输入端start，所述第二缓冲单元的输入端和所述第二异或门的第一输入端作为所述边沿触发模块的终止输入端stop，所述第一缓冲单元的输出端连接所述第一异或门的第二输入端，所述第二缓冲单元的输出端连接所述第二异或门的第二输入端，所述第一异或门的输出端连接所述第一触发器的时钟端clk1，所述第二异或门的输出端连接所述第二触发器的时钟端clk2，所述第一触发器的数据输入端d1和所述第二触发器的数据输入端d2均连接所述电压源vdd，所述第一触发器的输出端输出第一上升沿时间start1至所述时间测量模块，所述第二触发器的输出端输出第二上升沿时间stop1至所述时间测量模块。

在本发明的一个实施例中，所述时间测量模块采用门级精度的时间数字转换器。

具体的，时间数字转换器的两个输入端口分别接收第一上升沿时间start1和第二上升沿时间stop1，并根据第一上升沿时间start1和第二上升沿时间stop1计算出两者之间的延时差，并将延时差输出至结果输出模块。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。