集成电路忍片上的电源网络中的 各个区域的电源噪声峰值及宽度，并在一个时钟周期内恢复出电源噪声波形。此外，判断逻 辑模块可配合动态电压频率调节系统(DVFS)对电源噪声进行调节及补偿处理，从而降低电 源噪声对集成电路忍片性能的影响。本发明设计的电源噪声瞬态波形测量系统测量精度较 高、易集成、生产测试成本低、对忍片影响较小，因而可W单独用作忍片监测或者测试使用， 降低电源噪声对忍片的干扰。
[0073]( - )集成电路忍片的电源网络中的噪声波形：
[0074]所测试的集成电路忍片参考电压为1.05V，当电路中有大量的口电路单元同时发 生翻转，或者受到外界电磁干扰时，其电源网络会产生噪声，该电源噪声使得供电电压发生 周期性波动，其波形如图la、b所示。
[0075] (二)集成电路忍片中的区域划分：
[0076]参见图la、b所示，集成电路忍片中有N个区域(region) 口电路翻转频繁，如A区域、 B区域、C区域、……、N区域。在图1中则将A区域记为1A、B区域记为IB、……N区域记为1N。 [OOW]在本发明中，参见图2所示，由于一个集成电路忍片上有N个区域(region) 口电路 翻转频繁，则与之匹配的电源噪声瞬态波形测量模块也设置有N个。即针对A区域设置的电 源噪声瞬态波形测量模块记为第一个电源噪声瞬态波形测量模块2A;针对B区域设置的电 源噪声瞬态波形测量模块记为第二个电源噪声峰值测量模块2B;针对N区域设置的电源噪 声瞬态波形测量模块记为第N个电源噪声峰值测量模块2N。每个电源噪声峰值瞬态波形测 量模块的结构是相同的。所述的N个区域中的N个电源噪声瞬态波形测量模块共用一个控 制寄存器和判断逻辑模块。
[007引集成电路忍片上的电源网络(powersupplynetwork)为每个区域供电。本发明设 计的电源噪声峰值测量模块(2A、2B、……和2N)连接在为每个区域供电的电源网络上。通过 实时测量每个区域的电源噪声(powersupplynoise)来判断所述电源噪声是否对该区域 造成影响。将A区域的电源噪声的电压信号记为?Λ^.，Β区域的电源噪声的电压信号记为 巧是岸，Ν区域的电源噪声的电压信号记为为了方便说明，所述也称为任意一电源噪 声的电压信号。
[0079]本发明设计的电源噪声瞬态波形测量模块由快速环形振荡器(20D)、噪声边缘检 测器(20Ε)、纹波计数器(20Α)、差分模块(20Α)和定时模块(20C)构成，如图3及图3a所示。
[0080] (立)控制寄存器
[0081] 在测量开始前，一些基本的配置参数通过串行或并行的方式写入控制寄存器中。 运些配置参数包括测量开始时间、测量时间窗长度、采样间隔、噪声边缘检测器参数、快速 环形振荡器中反相器个数W及调节阔值。在测量开始后，运些配置参数将传递到判断逻辑 模块和电源噪声瞬态波形测量模块中。
[008引（四）判断逻辑模块
[0083] 判断逻辑模块一方面是用来判断是否开启调节模式。在测量过程中，一旦电源电 压噪声较大，快速环形振荡器(20D)振荡个数，即差分模块的输出数值，小于在控制寄存器 中提前写入的电压调节阔值，将输出高电平，即逻辑1，来触发与之相连的动态电压频率调 节系统(DVFS)，进而补偿电源电压。另一方面，还用来完成电源噪声瞬态波形测量模块中噪 声边缘检测器的校准工作。通过调整噪声边缘检测器(20E)的两个子分支的长度，即强分支 和弱分支中的缓冲器个数，使连接的触发器在较低噪声情况下不翻转，同时在较大噪声情 况下翻转。
[0084](五)任意一个电源噪声峰值测量模块2N
[0085]参见图3a、b所示，任意一个电源噪声瞬态波形测量模块2N由由快速环形振荡器 (20D)、噪声边缘检测器(20E)、纹波计数器(20A)、差分模块(20A)和定时模块(20C)构成。
[0086]其中，与纹波计数器(20A)输出在一个测量时间窗内快速环形振荡器(20D)振荡的 总个数N，从而计算电源噪声在测量时钟信号内的平均电压值;噪声边缘检测器(20E)输出 一串数字签名，从中找到触发器第一次由"0"翻转到"Γ的位数iW及最后一次翻转的位数 j，用来计算电源噪声的宽度;差分模块(20A)与判断逻辑模块配合完成电压调节模式的开 闭，定时模块(20C)用来提供其他模块所需的时钟信号。
[0087]快速环形振荡器20D
[0088] 如图3a、b所示，快速环形振荡器由一个与口和奇数个反相器W及数据选择器首尾 相连组成。因为其振荡频率对电源电压水平十分敏感，所w可用来检测一段时间内的电源 噪声的平均水平。快速环形振荡器的振荡周期是所有反相器的延时总和，因此振荡频率也 与反相器的延时及反相器的个数有关。
[0089] 在本发明中，由于振荡越快误差越小，即反相器个数越少，误差越小。因此当测量 不同大小的噪声时，为了满足不同的误差要求，该快速环形振荡器中由数据选择器控制反 相器的个数。
[0090] 纹波计数器20A
[0091] 如图3a、b所示，纹波计数器(20A)为异步计数器，由η个触发器和η个反相器组成。 从图中可W看出，纹波计数器(20Α)第一级触发器的输入时钟信号为快速环形振荡器的输 出周期振荡信号，W后的各级触发器输入时钟信号均为上级触发器的输出信号。与同步计 数器相比，该特性使其可W与振荡频率更高的快速环形振荡器一起工作。需要注意的是，纹 波计数器的最大计数频率由第一级的触发器的稳定性和可靠性决定。
[0092] 在本发明中，纹波计数器(20Α)配合快速振荡器一切使用，用来计出在一个测量时 间窗内，快速环形振荡器的振荡个数Ν，Νο为无噪声时一个测量时间窗内振荡器振荡个数。 此外，纹波计数器中触发器和和反相器的设置个数与集成电路忍片的数据运算位数相关， 个数太少无法满足环形振荡器计数要求，太多会占用更多的忍片面积。同时，整个测量时间 窗又被分成几个调节时间窗，每经过一个调节时间窗，纹波计数器的计数值Ν被传递到差分 模块的寄存器中。
[0093] 噪声边缘检测器20Ε
[0094] 如图3a、b所示，在噪声边缘检测器(20Ε)，由一个个结构相同的"冠状分支"组成， 用来测量电源噪声的的降沿和上升沿的出现时间，从而可实时获得电源噪声的宽度。每个 "冠状分支"由一个触发器，一个与口，两个子分支和几个缓冲器构成。两个子分支又分别叫 做强分支和弱分支。强分支由大的缓冲器和容值较小的电容组成，而弱分支由小的缓冲器 和容值较大的电容组成。
[0095] 在测量过程中，一个上升沿时钟信号在整个结构底端沿着由2~3个缓冲器组成的 延时线传输，每经过一定时间，上升沿时钟信号到达下一个"冠状分支"。所W，每个"冠状分 支"间的缓冲器将整个测量时间窗分成多个采样间隔tsam。上升沿时钟信号同时到达两个 子分支。当上升沿时钟信号到达分支上端时，将作为触发器的输入时钟信号，如分支1的触 发器1所示。当有较大电源噪声出现时，弱分支的延时要比强分支的延时大很多，经过与口 后，将会产生一个瞬时脉冲信号，触发器工作同时输出电源电平值，即逻辑1。所W没有较大 电源噪声情况下，两个子分支要事先校准，W确保输出的时钟信号不会使触发器翻转，即触 发器输出始终为逻辑0。因此，触发器的输出信号可作为两个子分支延时快慢的评判标准。
[0096] 在本发明中，每一个"冠状分支"中触发器的输出信号可组成一串数字签名，如 0. . .01. .10. .00。其中第i位为第一次出现逻辑的位置，第j位为最后出现逻辑1的位置，且 从第i位到第j位数字签名均为1。在获得的二进制数字串中，逻辑1意味着此采样间隔内电 源噪声一直存在，逻辑0意味，着此采样间隔内没有电源噪声。因此，电源噪声的宽度为twidth = (j-i+l)Xtsam。此外，由于几个快速的缓冲器的延时可达到小于50皮秒的水平，因此，噪 声边缘检测器的分辨率是非常高的。
[0097] 差分模块20B
[0098] 如图3a、b所示，差分模块(20B)连接在纹波计数器(20A)和判断逻辑模块之间，由 一个减法器和Ξ个寄存器组成，用来比较在一个调节时间窗内P与Pthd内的大小。其中，P是 在一个调节时间窗内快速环形振荡器(20D)在有较大电源噪声的情况下的振荡个数，Pthd是 事先写入到控制寄存器的值，为在同样的一个调节时间窗内没有较大噪声时，快速环形振 荡器(20D)的振荡个数，称为调节阔值。在实际测量过程中，差分模块(20B)将相邻的前后两 个调节时间窗内的纹波计数器数值输入到减法器中做差，即为P，差值输入到判断逻辑模块 中，一旦小于设定好的调节阔值Pthd,则开启调节模式；
[0099]在本发明中，差分模块（20B)的调节时钟信号的周期是系统时钟的四分之一。因 此，可在一个系统时钟周期内，通过比较差分模块的输出和调节阔值，实现时钟频率调节和 电源噪声的补偿功能。
[0100] 定时模块20C
[0101] 如图3a、b所示，集成电路忍片的系统时钟信号的峰值为1.05V，周期的方 波信号。在系统时钟了袭充下，定时模块(20C)产生电源噪声瞬态波形测量模块中各模块所需 的时钟信号。参见图la所示，给纹波计数器(20A)提供测量时钟信号Tin，完成每一次的系 统测量任务，周期一般为系统时钟了袭^的日.5~1.5倍;给噪声边缘检测器(20E)提供上升沿 时钟信号T巧沿，用于测量电源噪声的宽度，由低电平到高电平的跳变时刻与测量时钟信号 Tie-致;给纹波计数器(20A)和差分模块(20A)提供周期为系统时钟的四分之一的调节