一种多扫频高频雷达接收机装置的制造方法
【技术领域】
[0001] 本实用新型涉及用于海洋遥感的高频段雷达系统技术领域，特别涉及一种多扫频 高频雷达接收机装置。
【背景技术】
[0002] 高频海洋雷达是一种超视距雷达，主要用于探测海洋表面风、浪、流场和低空低速 运动目标。线性调频信号以及相应的脉冲压缩技术的使用使得雷达发射功率大大降低，中 断线性调频连续波（frequency modulated interrupted continuous wave，FMICW)可以解 决系统强大的直达波问题，保证单基地系统的正常使用。但是作为一种远距离探测系统，在 海洋上的应用，雷达发射功率仍然过大。由于雷达信号发射频率处于高频段，高频段是极其 拥挤的频段，垂直极化的高频电磁波可以沿着海洋表面绕射，也会经过电离层传播较远。因 此雷达自身容易受到外界电磁干扰外，强大的发射功率也会对周边的电子设备造成影响。 脉冲压缩技术是一种将分布在不同频率和时间的信号进行相位补偿，实现时域上积累的技 术。脉冲压缩技术能让雷达系统发射宽度相对于较宽而峰值功率较低的脉冲，以获得窄脉 冲、高峰值功率雷达系统的距离分辨率和探测性能。
[0003] 现有的高频海洋雷达系统均采用DDS芯片生成扫频信号，无法满足同时生成多个 扫频的要求。而且，目前的高频段雷达装置不管信号产生还是压缩处理，都没有上变频和下 变频结构。 【实用新型内容】
[0004] 本实用新型的目的在于提出一种多扫频高频雷达接收机装置，具有电路结构简 单、体积小，而且能满足高频雷达中任意雷达信号的产生，包括同时多载波雷达信号，克服 现有雷达的缺点。
[0005] 为达此目的，本实用新型采用以下技术方案：
[0006] 一种多扫频高频雷达接收机装置，包括：用于为所述接收机装置提供系统时钟源 的时钟管理模块，用于为所述接收机装置中的各模块提供低抖动高隔离度电源的电源管理 模块，用于产生、发射多扫频数字信号的上行电路模块及用于接收、处理回波数字信号的下 行电路模块；
[0007] 其中，所述上行电路模块，包括依次连接的数字信号合成器、数模转换芯片、发射 开关电路以及第一滤波放大电路，所述上行电路模块中用于多扫频数字信号产生的所述数 字信号合成器和所述下行电路模块中用于回波数字信号处理的电路模块均集成在同一个 FPGA处理芯片中；所述时钟管理模块分别与上行电路模块、下行电路模块连接，所述电源 管理模块分别与时钟管理模块、上行电路模块、下行电路模块连接。
[0008] 其中，所述下行电路模块，包括依次连接的接收开关电路、第二滤波放大电路、模 数转换芯片以及数字信号处理器。
[0009] 其中，还包括用于对所述接收机装置提供系统时序控制的时序控制电路模块，所 述时序控制电路模块、数字信号合成器及数字信号处理器均集成在同一个FPGA处理芯片 中。
[0010] 其中，所述下行电路模块，还包括接收天线；其中，所述接收天线与接收开关电路 连接。
[0011] 其中，所述上行电路模块，还包括发射天线；其中，所述发射天线与所述第一滤波 放大电路连接。
[0012] 其中，所述时钟管理模块为全局相干时钟源，包括晶体振荡器和单回路多输出的 时钟同步器，所述晶体振荡器与时钟同步器连接。
[0013] 其中，所述时钟同步器是型号为⑶CE72010的低抖动时钟同步器。
[0014] 其中，所述电源管理模块，包括型号为U⑶9248PFC的数字PWM系统控制器和型号 为PTD08D210W的双路非隔离式数字电源传动模块，所述数字PWM系统控制器与数字电源传 动丰吴块连接。
[0015] 其中，所述发射开关电路和接收开关电路，均采用两级型号为SA630D的开关芯片 实现。
[0016] 其中，所述FPGA处理芯片，采用Xilinx公司的kintex-7系列。
[0017] 有益效果：
[0018] 本实用新型所述的一种多扫频高频雷达接收机装置，包括：用于为所述接收机装 置提供系统时钟源的时钟管理模块，用于为所述接收机装置中的各模块提供低抖动高隔离 度电源的电源管理模块，用于产生、发射多扫频数字信号的上行电路模块及用于接收、处理 回波数字信号的下行电路模块；其中，所述上行电路模块，包括依次连接的数字信号合成 器、数模转换芯片、发射开关电路以及第一滤波放大电路，所述上行电路模块中用于多扫频 数字信号产生的所述数字信号合成器和所述下行电路模块中用于回波数字信号处理的电 路模块均集成在同一个FPGA处理芯片中；所述时钟管理模块分别与上行电路模块、下行电 路模块连接，所述电源管理模块分别与时钟管理模块、上行电路模块、下行电路模块连接。 本实用新型所述的技术方案通过采用数模转换器和集成在FPGA处理芯片上的数字信号合 成器，直接数字信号合成。数字信号在FPGA处理芯片内部产生，然后使用数模转换器，这个 是高频段雷达装置没有的结构；另外，不管信号产生还是压缩处理，目前高频段雷达装置都 没有上变频和下变频结构。本方案不仅系统结构实现简单，体积小，而且能够满足高频雷达 中任意雷达信号的产生，包括同时多载波雷达信号，克服现有雷达的缺点。
【附图说明】
[0019] 图1是本实用新型具体实施例提供的一种多扫频高频雷达接收机装置的结构示 意图。
[0020] 图2是本实用新型具体实施例提供的一种多扫频高频雷达接收机装置的多扫频 信号时频图。
[0021] 图3是本实用新型具体实施例提供的一种多扫频高频雷达接收机装置的多扫频 信号脉冲压缩处理流程图。
[0022] 图中：
[0023] 1-时钟管理模块；2-电源管理模块；3-上行电路模块；4-下行电路模块；5-时序 控制电路模块；310-数字信号合成器；320-数模转换芯片；330-发射开关电路；340-第一 滤波放大电路；350-发射天线；410-接收开关电路；420-第二滤波放大电路；430-模数转 换芯片；440-数字信号处理器；450-接收天线。
【具体实施方式】
[0024] 下面结合附图并通过【具体实施方式】来进一步说明本实用新型的技术方案。
[0025] 图1是本实用新型具体实施例提供的一种多扫频高频雷达接收机装置的结构示 意图。如图1所示，本实用新型所述的一种多扫频高频雷达接收机装置，包括：用于为所述 接收机装置提供系统时钟源的时钟管理模块1，用于为所述接收机装置中的各模块提供低 抖动高隔离度电源的电源管理模块2,用于产生、发射多扫频数字信号的上行电路模块3及 用于接收、处理回波数字信号的下行电路模块4 ;
[0026] 其中，所述上行电路模块3,包括依次连接的数字信号合成器310、数模转换芯片 320、发射开关电路330以及第一滤波放大电路340,所述上行电路模块3中用于多扫频数字 信号产生的所述数字信号合成器310和所述下行电路模块4中用于回波数字信号处理的电 路模块均集成在同一个FPGA处理芯片中；所述时钟管理模块1分别与上行电路模块3、下 行电路模块4连接，所述电源管理模块2分别与时钟管理模块1、上行电路模块3、下行电路 模块4连接。
[0027] 本实用新型所述的技术方案通过采用数模转换器和集成在FPGA处理芯片上的数 字信号合成器310,直接数字信号合成。数字信号在FPGA处理芯片内部产生，然后使用数模 转换器，这个是高频段雷达装置没有的结构；另外，不管信号产生还是压缩处理，目前高频 段雷达装置都没有上变频和下变频结构。本方案不仅系统结构实现简单，体积小，而且能够 满足高频雷达中任意雷达信号的产生，包括同时多载波雷达信号，克服现有雷达的缺点。
[0028] 可见，在现有的高频雷达接收机中，利用DDS芯片无法直接产生多扫频信号，而本 方案采用数模转换的方式，通过FPGA处理芯片能够同时产生多个扫频信号，并进行数字累 加，然后将累加后的数字信号传输给数模转换器芯片，最后进行放大滤波输出。因此，通过 采用本方案所述的接收机装置结构，能够灵活配置不同频率信号的参数，实现多个频率信 号同时产生。所述上行电路模块3，还包括发射天线350 ;其中，所述发射天线350与所述第 一滤波放大电路340连接。通过发射天线350将放大滤波后的多扫频信号发射出去。
[0029] 在本方案中，所述下行电路模块4,包括依次连接的接收开关电路410、第二滤波 放大电路420、模数转换芯片430以及数字信号处理器440。所述下行电路模块4,还包括接 收天线450 ;其中，所述接收天线450与接收开关电路410连接。在回波信号经过接收天线 450进入到接收机后，模拟前端部分对信号进行放大滤波，然后信号进入模数转换芯片430 直接进行射频采样，FPGA处理芯片内的数字信号处理器440将采样回波信号分为多路，分 别与发射的单个扫频信号进行混频，低通滤波，时频变换，实现信号的脉冲压缩。最后通过 USB将脉冲压缩后的数据传送给上位机，以便于进行后续的处理。
[0030] 所述接收机装置，还包括用于对所述接收机装置提供系统时序控制的时序控制电 路模块5,所述时序控制电路模块5、数字信号合成器310及数字信号处理器440均集成在 同一个FPGA处理芯片中。发射数字信号的产生，回波数字信号处理以及系统的时序控制均 在同一个FPGA处理芯片中完成，简化系统设计。
[0031] 如下是本方案所述的一种多扫频高频雷达接收机装置的工作过程：
[0032]图2是本实用新型具体实施例提供的一种多扫频高频雷达接收机装置的多扫频 信号时频图。如图2所示，数字信号合成器310循环产生具有一定时延的多个扫频信号， 并实现数字累加，接着不断地将数字信号传输给与之相连的数模转换芯片320,实现数模转 换。滤波电路滤除相应的谐波分量和带外噪声，放大电路将微弱信号放大到特定的大小，最 后送给发射机和发射天线350。在回波信号经过接收天线450进入到接收机装置后，模拟前 端部分对信号进行放大滤波，然后信号进入模数转换芯片430直接进行射频采样，数字信 号处理器440将采样回波信号分为多路，分别与发射的单个扫频信号进行混频，低通滤波， 时频变换，实现信号的脉冲压缩。最后通过USB将脉冲压缩后的数据传送给上位机，以便于 进行后续的处理。最终，通过本接收机装置实现多扫频信号的产生、发射及回波信号处理。
[0033] 在本方案中，所述时钟管理模块1为全局相干时钟源，为整个接收机系统提供系 统时钟，为其他电路提供统一相干的时钟信号，包括晶体振荡器和单回路多输出