膜厚的检测装置的制造方法
【专利摘要】本申请提供了一种膜厚的检测装置。该检测装置包括至少一个公共电极与至少一个检测芯片，各检测芯片包括：检测电极阵列，包括多个检测电极且与公共电极在第一方向上相对且间隔设置；复位单元，与检测电极阵列中的各检测电极电连接并将其上的电信号复位；初始放大单元，与各检测电极电连接且用于放大电信号；移位控制单元，与初始放大单元电连接，用于控制电信号的输出顺序；扫描位总线，包括多个扫描连接点，一个扫描连接点与移位控制单元电连接；逻辑控制单元，用于接收外界的输入信号、产生控制检测芯片的控制信号与输出检测信号。该装置的检测精度较高。
【专利说明】
膜厚的检测装置
技术领域
[0001]本申请涉及膜厚的检测领域，具体而言，涉及一种膜厚的检测装置。
【背景技术】
[0002]在金融领域中，验钞机、ATM机与清分机通过各种方式对纸币的真伪进行鉴别并筛选，其中，很多都是通过对纸币的厚度的检测来辨别纸币的真伪。而纸币厚度的检测大多都采用压轮的检测方式，即纸币通过压轮时，测量压轮的间隙，进而通过间隙来判断纸币的厚度。这种检测方式存在很多缺点，包括检测结构庞大、分辨率不高、高速送入纸币时容易造成卡钞，且检测精度较低，例如，当纸币上贴有较小的异物时，不容易检测出来。
【实用新型内容】
[0003]本申请的主要目的在于提供一种膜厚的检测装置，以解决现有技术中的检测装置庞大且检测精度较低的问题。
[0004]为了实现上述目的，根据本申请的一个方面，提供了一种膜厚的检测装置，该检测装置包括至少一个公共电极与至少一个检测芯片，其中，各上述检测芯片包括:检测电极阵列，与上述公共电极在第一方向上相对且间隔设置，上述公共电极与上述检测电极阵列之间的间隔构成待测膜的传输通道，上述检测电极阵列包括多个检测电极;复位单元，与上述检测电极阵列中的各上述检测电极电连接，用于将各上述检测电极的电信号进行复位;初始放大单元，与上述检测电极阵列中的各上述检测电极电连接，上述初始放大单元用于放大各上述检测电极的电信号;移位控制单元，与上述初始放大单元电连接，上述移位控制单元用于控制放大后的多个上述电信号的输出顺序;扫描位总线，包括多个扫描连接点，一个上述扫描连接点与上述移位控制单元电连接;逻辑控制单元，用于接收外界的输入信号、产生控制上述检测芯片的控制信号与输出检测信号。
[0005]进一步地，上述检测芯片还包括:增益放大单元，包括第一输入端与第二输入端，上述第一输入端与一个上述扫描连接点电连接。
[0006]进一步地，上述初始放大单元为初始放大器阵列，上述初始放大器阵列包括多个初始放大器，上述初始放大器与上述检测电极一一对应，各上述初始放大器的输入端与对应的检测电极电连接。
[0007]进一步地，上述复位单元为复位开关阵列，上述复位开关阵列包括多个复位开关，上述复位开关与上述检测电极一一对应，各上述复位开关包括复位开关第一端、复位开关第二端与复位开关第三端，各上述复位开关第一端接入固定电压，上各述复位开关第二端接入复位信号，各上述复位开关第三端与对应的检测电极电连接，上述复位信号控制上述复位开关接通，将对应的上述检测电极的电信号进行复位。
[0008]进一步地，上述移位控制单元包括:移位开关阵列，包括多个移位开关，上述移位开关与上述初始放大器一一对应，各上述移位开关包括移位开关第一端、移位开关第二端与移位开关第三端，各上述移位开关第一端与对应的初始放大器的输出端电连接;移位控制电路与各上述移位开关第二端电连接，上述移位控制电路用于控制各上述移位开关的接通与关断。
[0009]进一步地，上述检测芯片还包括:扫描存储开关阵列，包括多个扫描存储开关，上述扫描存储开关与上述初始放大器一一对应，各上述扫描存储开关包括扫描存储开关第一端、扫描存储开关第二端与扫描存储开关第三端，各上述扫描存储开关第一端与对应的初始放大器的输出端电连接，各上述扫描存储开关第二端接入扫描开关信号；扫描存储电容阵列，包括多个扫描存储电容，上述扫描存储电容包括扫描电容第一端与扫描电容第二端，上述扫描存储电容与上述扫描存储开关一一对应，各上述扫描电容第一端电连接在对应的扫描存储开关第三端与对应的移位开关第一端之间，各上述扫描电容第二端接地，各上述扫描存储电容用于存储对应的初始放大器在扫描对应的检测电极时的输出电信号。
[0010]进一步地，上述检测芯片还包括:扫描位总线钳位开关，包括扫描钳位开关第一端、扫描钳位开关第二端与扫描钳位开关第三端，上述扫描钳位开关第一端电连接在上述扫描位总线与上述第一输入端之间，上述扫描钳位开关第二端接入钳位开关信号，上述扫描钳位开关第三端接入固定电压Vc，在读取各上述扫描存储电容的电信号前，上述钳位开关信号控制上述扫描位总线钳位开关接通，将上述扫描位总线的电压钳位到电压Vc。
[0011 ]进一步地，上述增益放大单元包括:增益放大器，包括两个输入端与一个输出端，两个输入端分别对应上述第一输入端与上述第二输入端，上述第一输入端与上述扫描位总线电连接;基准电压取样电路，与上述第二输入端电连接，上述基准电压取样电路用于调节上述增益放大器的输出电信号;输出缓冲电路，上述输出缓冲电路的输入端与上述增益放大器的上述输出端电连接，用于增加上述增益放大器的输出信号的驱动能力。
[0012]进一步地，上述移位开关阵列包括多对移位开关，多对上述移位开关与多个上述初始放大器对应，每对移位开关包括两个移位开关，分别是第一移位开关与第二移位开关，各上述第一移位开关包括第一移位开关第一端、第一移位开关第二端与第一移位开关第三端;各上述第二移位开关包括第二移位开关第一端、第二移位开关第二端与第二移位开关第三端，其中，各上述第一移位开关第一端与对应的扫描电容第一端电连接，各上述第一移位开关第三端与上述扫描位总线电连接，各上述第一移位开关第二端与上述移位控制电路电连接，且上述检测芯片还包括:复位存储开关阵列，包括多个复位存储开关，上述复位存储开关与上述初始放大器一一对应，各上述复位存储开关包括复位存储开关第一端、复位存储开关第二端与复位存储开关第三端，各上述复位存储开关第一端与对应的初始放大器的输出端电连接，各上述复位存储开关第二端接入复位开关信号;复位存储电容阵列，包括多个复位存储电容，上述复位存储电容与上述复位存储开关一一对应，各上述复位存储电容包括复位电容第一端与复位电容第二端，各上述复位电容第一端电连接在对应的复位存储开关第三端与对应的第二移位开关第一端之间，各上述复位电容第二端接地，各上述复位存储电容用于存储对应的初始放大器在复位对应的检测电极时的输出电信号；复位位总线，包括多个复位连接点，一个上述复位连接点电连接在各上述第二移位开关第三端与上述第二输入端，或者一个上述复位连接点与各上述第二移位开关第三端电连接，另一个上述复位连接点与上述第二输入端电连接。
[0013]进一步地，上述检测芯片还包括:复位位总线钳位开关，包括复位钳位开关第一端、复位钳位开关第二端与复位钳位开关第三端，上述复位钳位开关第一端电连接在上述复位位总线与上述第二输入端之间，上述复位钳位开关第二端接入上述钳位开关信号，上述复位钳位开关第三端接入固定电压Vc，在读取各上述复位存储电容的电信号前，上述钳位开关信号控制上述复位位总线钳位开关接通，将上述复位位总线的电压钳位到电压Vc。
[0014]进一步地，上述增益放大单元包括:增益放大器，包括两个输入端与一个输出端，两个输入端分别对应上述第一输入端与上述第二输入端，上述第一输入端与上述扫描位总线电连接，上述第二输入端与上述复位位总线电连接;基准电压取样电路，用于调节上述增益放大器的输出电信号;输出缓冲电路，上述输出缓冲电路的一个输入端与上述增益放大器的上述输出端电连接，用于增加上述增益放大器的输出信号的驱动能力。
[0015]进一步地，上述基准电压取样电路的基准电信号为基准电压，上述Vc与上述基准电压相同。
[0016]进一步地，上述逻辑控制单元包括输入引脚与输出引脚，其中，上述输出引脚为扫描结束信号引脚，当扫描结束时，用于输出脉冲信号，上述输入引脚包括:时钟信号引脚，用于为上述逻辑控制单元提供一个稳定的频率信号；扫描启动信号引脚，用于输入扫描启动信号；第一芯片选择引脚，用于控制上述检测芯片的检测信号输出的启动是由同一个上述检测芯片中的上述移位控制单元控制还是由与上述检测芯片连接的另一个上述检测芯片的上述输出引脚控制;分辨率选择引脚，用于控制上述检测芯片的厚度检测分辨率。
[0017]进一步地，上述检测芯片由结构膜层形成，上述结构膜层包括:基板；以及绝缘膜，设置于上述基板的表面上，上述绝缘膜中包括与上述基板接触设置的第一绝缘层，上述第一绝缘层为氧化绝缘层，上述检测电极阵列设置在上述绝缘膜的远离上述基板的表面上。
[0018]进一步地，上述检测电极为窄条状电极，上述窄条状电极在第二方向上的最大宽度小于在第三方向上的最大宽度，上述第二方向和上述第三方向均与上述第一方向垂直，且上述第三方向为上述待测膜的移动方向。
[0019]进一步地，至少一个上述检测电极包括多个顶电极与底电极区域，上述底电极区域设置在上述绝缘膜中，上述底电极区域与上述基板不接触设置，上述绝缘膜的远离上述基板的表面开设有多个过孔，上述顶电极与上述过孔一一对应，各上述顶电极与上述底电极区域通过对应的过孔电连接。
[0020]进一步地，上述绝缘膜包括:第二绝缘层，设置在上述第一绝缘层的远离上述基板的表面上；以及第三绝缘层，设置于上述第二绝缘层的远离上述第一绝缘层的表面上。
[0021]进一步地，上述底电极区域设置在上述第三绝缘层中，多个上述过孔开设于上述第三绝缘层的远离上述第二绝缘层的表面。
[0022]进一步地，上述结构膜层还包括:保护层，覆盖各上述检测电极的裸露表面与上述绝缘膜的裸露表面。
[0023]应用本申请的技术方案，检测装置将检测电极阵列、复位单元、初始放大单元、移位控制单元、扫描位总线与逻辑控制单元集成在一个检测芯片上，使得膜厚的检测装置体积较小，避免了现有技术中的检测装置体积庞大导致的检测不便的问题，并且，该检测芯片中包括复位单元，进行纸币检测前，即检测各检测电极的电信号前，该复位开关阵列将各检测电极的电信号复位，避免检测前，检测电极上的电信号会影响检测值，进而避免检测结果不精确，提尚了检测装置的检测精度。
【附图说明】
[0024]构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中:
[0025]图1示出了本申请一种实施例提供的检测装置的局部结构框图；
[0026]图2示出了本申请实施例1提供的检测装置的局部电路结构示意图；
[0027]图3示出了本申请实施例2提供的检测装置的局部电路结构示意图；
[0028]图4示出了本申请实施例3提供的检测装置的局部电路结构示意图；
[0029]图5示出了本申请一种实施例提供的检测芯片的局部剖面结构示意图；
[0030]图6示出了本申请又一种实施例提供的检测芯片的局部剖面结构示意图；
[0031]图7示出了本申请另一种实施例提供的检测芯片的局部俯视图；
[0032]图8示出了图7所示的检测芯片的局部剖面结构示意图；
[0033]图9示出了本申请再一种实施例提供的检测芯片的局部俯视图；
[0034]图10示出了图9所示的检测芯片的局部剖面结构示意图；
[0035]图11示出了本申请又一种实施例提供的检测芯片的局部俯视图；以及
[0036]图12示出了图11所示的检测芯片的局部剖面结构示意图。
[0037]其中，上述附图包括以下附图标记:
[0038]01、扫描位总线;011、扫描位总线钳位开关;02、复位位总线;021、复位位总线钳位开关;1、检测电极阵列;2、第一组合单元;3、第二组合单元;4、移位控制单元；11、检测电极；
12、绝缘膜;20、复位开关;30、初始放大器;40、移位开关;41、移位控制电路;42、第一移位开关;43、第二移位开关;50、扫描存储开关;60、扫描存储电容；70、复位存储开关;80、复位存储电容;91、增益放大器;92、基准电压取样电路;93、输出缓冲电路；100、公共电极；101、基板；102、第一绝缘层；103、第二绝缘层；104、第三绝缘层；105、底电极区域；106、过孔；107、顶电极；108、保护层。
【具体实施方式】
[0039]应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
[0040]需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0041]正如【背景技术】所介绍的，现有技术中的膜厚的检测装置体积庞大且检测精度较低，为了解决如上的技术问题，本申请提出了一种膜厚的检测装置。
[0042]本申请的一种典型的实施方式中，提供了一种膜厚的检测装置，该检测装置包括至少一个公共电极100与至少一个检测芯片，该检测芯片包括检测电极阵列1、复位单元、初始放大单元、移位控制单元4、扫描位总线01与逻辑控制单元，图1为局部检测芯片的框图，该图中只示出了检测电极阵列1、第一组合单元2、第二组合单元3与移位控制单元4，其中，第一组合单元2包括复位单元与初始放大单元，第二组合单元3包括逻辑控制单元。
[0043]该检测装置中的公共电极100用于在扫描时提供一个恒定电场，数量可以是一个或者多个，检测芯片也可以是一个或者多个，当公共电极100是一个时，检测芯片可以是一个也可以是级联的多个；当公共电极100是多个时，检测芯片可以是级联的多个也可以是一个。无论是一个还是多个，所有的公共电极100需覆盖所有的检测电极阵列I。本领域技术人员可以根据实际情况确定检测芯片与公共电极100的个数。
[0044]其中，检测电极阵列I与上述公共电极100在第一方向上相对且间隔设置，上述公共电极100与上述检测电极阵列I之间的间隔构成待测膜的传输通道，上述检测电极阵列I包括多个依次排列的检测电极11;复位单元与上述检测电极阵列I中的各上述检测电极11电连接，用于将各上述检测电极11的电信号进行复位;初始放大单元与上述检测电极阵列中的各上述检测电极电连接，上述初始放大单元用于放大各上述检测电极的电信号;移位控制单元4与上述初始放大单元电连接，上述移位控制单元4用于控制放大后的多个上述电信号的输出顺序;扫描位总线01包括多个扫描连接点，一个上述扫描连接点与上述移位控制单元电连接。逻辑控制单元用于接收外界的输入信号、产生控制上述检测芯片的控制信号与输出检测信号。
[0045]公共电极100的控制信号为电极脉冲信号，扫描启动信号到来时，(即一个高电平脉冲信号)，检测芯片开始工作，电极脉冲信号为低电平，复位单元初始化对应连接的检测电极11上的电压(即复位)，复位持续若干个时钟信号后，电极脉冲信号为高电平，检测电极阵列I开始实时地检测外界电场变化，当纸币通过芯片表面时，纸币厚度的不同会影响对向脉冲电极和芯片检测电极阵列I之间的电场，进而导致检测电极阵列I的检测电极11上电信号发生变化。各检测电极11上的电信号经过对应的初级放大单元放大后实时输出，移位控制单元4将各初级放大器的输出值依次输送到扫描位总线01，由扫描位总线01输出一行代表纸币厚度的电信号。检测芯片在逻辑控制单元的控制下高速扫描一行检测电极阵列I上的电信号，连续扫描多行即可完成整幅纸币厚度的检测。
[0046]上述的检测装置将检测电极阵列1、复位单元、初始放大单元、移位控制单元4、扫描位总线01与逻辑控制单元集成在一个检测芯片上，使得膜厚的检测装置体积较小，避免了现有技术中的检测装置体积庞大导致的检测不便的问题，并且，该检测芯片中包括复位单元，进行纸币检测前，即检测各检测电极11的电信号前，该复位开关阵列将各检测电极11的电信号复位，避免检测前，检测电极11上的电信号会影响检测值，进而避免检测结果不精确，提高了检测装置的检测精度。
[0047]为了进一步放大由扫描位总线输出的电信号，提高该电信号的抗干扰能力，本申请优选检测芯片还包括增益放大单元，增益放大单元包括第一输入端与第二输入端，上述第一输入端与上述扫描位总线01的一个上述扫描连接点电连接，上述图1中的第二组合单元3中还包括增益放大单元。
[0048]本申请的一种实施例中，上述初始放大单元为初始放大器阵列，上述初始放大器阵列包括多个初始放大器30，上述初始放大器30与上述检测电极11 一一对应，各上述初始放大器30的输入端与对应的检测电极11电连接。各检测电极11上的电信号经过对应的初级放大器放大后实时输出。
[0049]图2示出了检测装置的局部结构示意图，矩形虚线框中表示与一个检测电极11连接的电路单元，在实际的检测芯片中，包括多个同样的电路单元。该电路单元中示出了一个与检测电极11电连接的初始放大器30。
[0050]本申请的另一种实施例中，上述复位单元为复位开关阵列，上述复位开关阵列包括多个复位开关20，上述复位开关20与上述检测电极11一一对应，各上述复位开关20包括复位开关第一端、复位开关第二端与复位开关第三端，各上述复位开关第一端接入固定电压(即对应图2中的Vreset)，各上述复位开关第二端接入复位信号(也称Sr信号)，各上述复位开关第三端与对应上述的检测电极11电连接，上述复位信号控制上述复位开关20接通，将对应的检测电极11的电信号进行复位。
[0051]公共电极100的控制信号为电极脉冲信号，扫描启动信号到来时，(即一个高电平脉冲信号)，检测芯片开始工作，电极脉冲信号为低电平，复位信号为高电平时，各复位开关20接通，初始化对应连接的检测电极11上的电信号(即复位)，复位持续若干个时钟信号后，电极脉冲信号为高电平，复位信号为低电平时，各复位开关20关断，检测电极阵列I开始实时地检测外界电场变化，当纸币通过芯片表面时，纸币厚度的不同会影响对向脉冲电极和芯片检测电极阵列I之间的电场，进而导致检测电极阵列I的检测电极11上电信号发生变化。移位控制单元4将各初级放大器的输出值依次输送到扫描位总线01，再经过增益放大单元进行放大，输出一行代表纸币厚度的电信号。检测芯片在逻辑控制单元的控制下高速扫描一行检测电极阵列I上的电信号，连续扫描多行即可完成整幅纸币厚度的检测。
[0052]本申请的再一种实施例中，上述移位控制单元4包括:移位开关阵列与移位控制电路，其中，移位开关阵列包括多个移位开关40，如图2所示，上述移位开关40与上述初始放大器30 对应，各上述移位开关40包括移位开关第一端、移位开关第二端与移位开关第三端，各上述移位开关第一端与对应的初始放大器30的输出端电连接;移位控制电路41与各上述移位开关40的上述移位开关第二端电连接，上述移位控制电路41用于控制各上述移位开关40的接通与关断。
[0053]当检测电极阵列I开始实时地检测外界电场变化时，纸币通过芯片表面，纸币厚度的不同会影响对向脉冲电极和芯片检测电极阵列I之间的电场，进而导致检测电极阵列I的检测电极11上电信号发生变化。移位控制电路41控制各移位开关40依次接通，将各初级放大器的输出值依次输送到扫描位总线01，再经过增益放大单元进行放大及进行后续的工作。
[0054]上述提到的“上述复位开关20与上述检测电极11一一对应”表示复位开关阵列中的复位开关20的个数与检测电极11的个数是相同的，且复位开关20与检测电极11--对应连接。本申请凡是类似的表述，均表示二者的个数相同，且--对应。
[0055]并且，上述提到的移位开关40与复位开关20均是M0SFET，本申请中提到的其它开关在没有特殊说明的情况下，均是M0SFET。但是上述所有的开关并不限于M0SFET，本领域技术人员可以根据实际情况选择合适的开关。
[0056]本申请的一种实施例中，上述检测芯片还包括扫描存储开关阵列与扫描存储电容阵列，其中，扫描存储开关阵列包括多个扫描存储开关50，上述扫描存储开关50与上述初始放大器30—一对应，各上述扫描存储开关50包括扫描存储开关第一端、扫描存储开关第二端与扫描存储开关第三端，各上述扫描存储开关第一端与对应的初始放大器30的输出端电连接，各上述扫描存储开关第二端接入扫描开关信号(也称St信号)；扫描存储电容阵列包括多个扫描存储电容60，各上述扫描存储电容60包括扫描电容第一端与扫描电容第二端，上述扫描存储电容60与上述扫描存储开关50 对应，各上述扫描电容第一端电连接在对应的扫描存储开关第三端与对应的移位开关40的上述移位开关第一端之间，各上述扫描电容第二端接地，各上述扫描存储电容60用于存储对应的初始放大器30在扫描对应的检测电极11时的输出电信号。图3示出了该检测装置的局部结构示意图，矩形虚线框中表示与一个检测电极11连接的电路单元，在实际的检测装置中，包括多个同样的电路单元。
[0057]检测电极11上的电压复位后，电极脉冲信号为高电平，复位信号为低电平，扫描开关信号为高电平时，各复位开关20关断，检测电极阵列I开始实时地检测外界电场变化，当纸币通过芯片表面时，纸币厚度的不同会影响对向脉冲电极和芯片检测电极阵列I之间的电场，进而导致检测电极阵列I的检测电极11上电信号发生变化。各检测电极11上的电信号经过对应的初级放大器放大后实时输出，将输出的电压存储至对应的扫描存储电容60中后，扫描开关信号为低电平，即扫描存储开关阵列断开，移位控制电路41控制各移位开关40依次接通，将各扫描存储电容60中的存储值依次输送到扫描位总线01，再经过增益放大单元进行放大。在检测芯片中设置扫描存储电容阵列与扫描存储开关阵列，可以将各检测电极11上检测到的电信号同时存储后再依次读出，避免了边扫描边读取方式产生的偏差，进一步提高了检测装置的检测精度。
[0058]为了在每次读取扫描存储电容60的存储电压前，将扫描位总线01的电位钳位到一个固定值，避免扫描位总线01寄生电容对检测精度的影响，进而进一步提高检测装置的检测精度，本申请优选检测芯片还包括扫描位总线钳位开关011，其包括扫描钳位开关第一端、扫描钳位开关第二端与扫描钳位开关第三端，各上述扫描钳位开关第一端电连接在上述扫描位总线01与上述增益放大单元的上述第一输入端之间，各上述扫描钳位开关第三端接入固定电压Vc，各上述扫描钳位开关第二端接入钳位开关信号(也称Sc信号)，在读取各上述扫描存储电容60的电信号前，上述钳位开关信号控制上述扫描位总线钳位开关011接通，将上述扫描位总线01的电压钳位到电压Vc。并且，钳位开关信号与移位控制电路41的信号相反，即当钳位开关信号控制扫描位总线钳位开关011接通时，移位控制电路41控制各移位开关40关断。
[0059]本申请的再一种实施例中，如图2与图3中，上述增益放大单元包括增益放大器91、基准电压取样电路92与输出缓冲电路93。其中，增益放大器91包括两个输入端与一个输出端，两个输入端分别对应上述第一输入端与上述第二输入端，上述第一输入端与上述扫描位总线01电连接;基准电压取样电路92与上述第二输入端电连接，上述基准电压取样电路92用于调节上述增益放大器91的输出电信号;上述输出缓冲电路93的输入端与上述增益放大器91的上述输出端电连接，用于增加上述增益放大器91的输出信号的驱动能力，其输出端输出检测芯片的检测信号(即SIG信号)。该增益放大单元可以对扫描位总线01上的输出值进行放大，并且调节输出值的基准，使增益放大器91的输出信号的范围更可调，方便后续多种读取模块的读取。例如，测试某一物体，施加给增益放大器91的基准电压为IV，增益放大器91的输出范围为I到1.5V，测试同一物体，施加给增益放大器91的基准电压为2V时，放大器输出范围为2到2.5V。
[0060]本申请的再一种实施例中，上述移位开关阵列包括多对移位开关，多对上述移位开关与多个上述初始放大器30 对应，每对移位开关包括两个移位开关，分别是第一移位开关42与第二移位开关43，各上述第一移位开关42包括第一移位开关第一端、第一移位开关第二端与第一移位开关第三端;各上述第二移位开关43包括第二移位开关第一端、第二移位开关第二端与第二移位开关第三端，其中，各上述第一移位开关第一端与对应的扫描电容第一端电连接，各上述第一移位开关第三端与上述扫描位总线Ol电连接，各上述第一移位开关第二端与上述移位控制电路41电连接。图4示出了该检测装置的局部结构示意图，矩形虚线框中表示与一个检测电极11连接的电路单元，在实际的检测装置中，包括多个同样的电路单元。
[0061]且上述检测芯片还包括复位存储开关阵列、复位存储电容阵列与复位位总线02。其中，复位存储开关阵列包括多个复位存储开关70，上述复位存储开关70与上述初始放大器30 对应，各上述复位存储开关70包括复位存储开关第一端、复位存储开关第二端与复位存储开关第三端，各上述复位存储开关第一端与上述初始放大器30的输出端电连接，各上述复位存储开关第二端接入复位开关信号(也称Sd信号)；复位存储电容阵列包括多个复位存储电容80，上述复位存储电容80与上述复位存储开关70—一对应，各上述复位存储电容80包括复位电容第一端与复位电容第二端，上述复位电容第一端电连接在对应的复位存储开关第三端与对应的第二移位开关第一端之间，上述复位电容第二端接地，各上述复位存储电容80用于存储对应的初始放大器30在复位对应的检测电极11时的输出电信号;复位位总线02包括多个复位连接点，一个上述复位连接点电连接在各上述第二移位开关的第三端与上述增益放大单元的上述第二输入端，或者一个上述复位连接点与各上述第二移位开关第三端电连接，另一个上述复位连接点与上述增益放大单元的上述第二输入端电连接。
[0062]电极脉冲信号为低电平，复位信号为高电平时，各复位开关20接通若干个时钟周期，对检测电极11上的电信号进行复位，当复位开关信号高电平时，复位存储开关70接通若干个时钟周期后断开，各初始放大器30的输出信号存储至对应的复位存储电容80中，复位信号为低电平，电极脉冲信号为高电平，扫描开关信号为高电平时，各复位开关20关断，检测电极阵列I开始检测外界电场变化，若干时钟周期后，扫描开关信号高电平，初始放大器30输出的扫描电压存储到扫描存储电容60中；移位控制电路41依次控制一对移位开关接通，将扫描存储电容60中的电压与增益放大单元的第一输入端电连接、同时将复位存储电容80中的电信号与增益放大单元的第二输入端电连接，因此，各扫描存储电容60电压减去对应的各复位存储电容80电信号后进行放大，消除了各单元电路之间的离散性，进一步提高厚度检测精度。
[0063]为了在每次读取复位存储电容80的存储电压前，将复位位总线02的电位钳位到一个固定值，避免复位位总线02寄生电容对检测精度的影响，进而进一步提高检测装置的检测精度，本申请优选上述检测芯片还包括复位位总线钳位开关021，该复位位总线钳位开关021包括复位钳位开关第一端、复位钳位开关第二端与复位钳位开关第三端，上述复位钳位开关第一端电连接在上述复位位总线02与上述增益放大单元的上述第二输入端之间，上述复位钳位开关第三端接入固定电压Vc，上述复位钳位开关第二端接入上述钳位开关信号，在读取各上述复位存储电容80的电信号前，上述钳位开关信号控制上述复位位总线钳位开关021接通，将上述复位位总线02的电压钳位到电压Vc。
[0064]本申请的又一种实施例中，如图2至图4所示，上述增益放大单元包括:增益放大器91、基准电压取样电路92与输出缓冲电路93。其中，增益放大器91包括两个输入端与一个输出端，两个输入端分别对应上述第一输入端与上述第二输入端，上述第一输入端与上述扫描位总线Ol电连接，上述第二输入端与上述复位位总线02电连接;基准电压取样电路92用于调节上述增益放大器91的输出电信号;上述输出缓冲电路93的输入端与上述增益放大器91的上述输出端电连接，用于增大上述增益放大器91的输出信号的驱动能力。
[0065]上述基准电压取样电路的基准电信号为基准电压，上述Vc可以与上述基准电压相同，也可以与其不相同。为了初始化增益放大器91，平衡增益放大器91的输出电压，优选上述Vc通常与上述基准电压取样电路92中的基准电压相同。
[0066]本申请的另一种实施例中，上述逻辑控制单元包括输入引脚与输出引脚，其中，上述输出引脚为扫描结束信号引脚，当扫描结束时，用于输出脉冲信号。上述输入引脚包括:时钟信号引脚、扫描启动信号引脚、第一芯片选择引脚与分辨率选择引脚。
[0067]其中，时钟信号引脚用于为上述逻辑控制单元提供一个稳定的频率信号，即为上述检测芯片提供工作的时序时钟基准，半个时钟信号周期是逻辑控制单元中各信号动作的最小单位。
[0068]扫描启动信号引脚用于输入扫描启动信号，在扫描启动信号引脚上输入一个时钟周期的高电平脉冲信号，即可启动检测芯片开始一行的扫描;第一芯片选择引脚用于控制上述检测芯片的检测信号输出的启动是由同一个上述检测芯片中的上述移位控制单元控制还是由与上述检测芯片连接的另一个上述检测芯片的上述输出引脚控制，当上述检测装置只包括一个上述检测芯片时，上述检测信号在移位控制单元的控制下立即输出，当上述检测装置包括多个上述检测芯片，第二个检测芯片及以后的检测芯片的第一芯片检测引脚与上一个检测芯片的扫描结束信号引脚相连，第二个检测芯片及以后的检测芯片的检测信号的输出启动均由上一个检测芯片的扫描结束信号控制，即第一个检测芯片的检测信号输出结束后，扫描结束信号引脚上出现一个高电平脉冲给第二个检测芯片的第一芯片选择引脚，第二个检测芯片开始输出检测信号，依次类推，直至所有芯片的检测信号输出完成。分辨率选择引脚用于控制上述检测芯片的厚度检测分辨率。
[0069]本申请的电信号没有特殊说明均指电压信号。但是并不限于电压信号，不同的情况中，该电压信号也可以是电流信号等。本领域技术人员可以根据具体的情况将上述的电信号设置为具体的电压或电流信号。
[0070]本申请的又一种实施例中，如图5与图6所示，上述检测芯片由结构膜层形成，上述结构膜层包括基板101与绝缘膜12，其中，绝缘膜12设置于上述基板101的表面上，上述绝缘膜12中包括与上述基板101接触设置的第一绝缘层102，上述第一绝缘层102为氧化绝缘层，上述检测电极阵列I设置在上述绝缘膜12的远离上述基板101的表面上。
[0071]上述的检测电极也是结构膜层中的一层，集成的检测芯片中的检测电路也是由结构膜层形成的，形成检测电路的结构膜层不仅包括基板与绝缘膜，还包括其他的本领域技术人员知晓的结构膜层，这里就不再阐述了。
[0072]为了进一步减小此检测电极11的面积，进而降低其寄生容量，提尚扫描时检测电极11上电压复位速度，进而提高整个检测装置的响应速度，如图7与图8所示，本申请优选上述检测电极11为窄条状电极。且上述窄条状电极在第二方向上的最大宽度小于在第三方向上的最大宽度，上述第二方向和上述第三方向均与上述第一方向垂直，且上述第三方向为上述待测膜的移动方向。
[0073]本申请的另一种实施例中，如图9至图12所示，至少一个上述检测电极11包括多个顶电极107与底电极区域105，上述底电极区域105设置在上述绝缘膜12中，上述底电极区域105与上述基板101不接触设置，上述绝缘膜12的远离上述基板101的表面开设有多个过孔106，上述顶电极107与上述过孔106——对应，各上述顶电极107与上述底电极区域105通过对应的过孔106电连接。这种结构的顶电极107相当于一个大的顶电极107分割成长条状(长方体)或方块(正方体)阵列，增加了检测电极与外界电场的接触面积，进一步提高检测电极11感度。
[0074]由图7、图9或图11所示，检测电极11或者底电极区域105不是严格的长方体或正方体，而是在一面具有一个小突起，小突起利于电荷集中，便于与其他的结构进行电气连接的。这个小突起也可以没有的，本领域技术人员可以根据实际情况设置检测电极或者底电极区域的形状。
[0075]为了进一步保证检测电极11在生产制备中的易制性，如图6、图8、图10与图12所示，本申请优选上述绝缘膜12包括第二绝缘层103与第三绝缘层104，其中，第二绝缘层103设置在上述第一绝缘层102的远离上述基板101的表面上；第三绝缘层104设置于上述第二绝缘层103的远离上述第一绝缘层102的表面上。
[0076]本申请的再一种实施例中，如图10或图12(图10与图12的检测芯片的结构本身不相同，但是，剖面结构图是相同的)所示，上述底电极区域105设置在上述第三绝缘层104中，多个上述过孔106开设于上述第三绝缘层104的远离上述第二绝缘层103的表面上。
[0077]为了保护检测电极11不受外界因素影响，如图6、图8、图10与图12所示，本申请优选上述检测芯片还包括保护层108，该保护层108覆盖各上述顶电极107的裸露表面与上述绝缘膜12的裸露表面。
[0078]上述的每一种检测电极11的结构可以应用到上述不同的检测芯片中。本领域技术人员可以根据具体的情况，将检测芯片中的检测电极11设置为合适的结构。
[0079]该检测装置中检测芯片是集成电路芯片，其制备可以通过集成电路工艺实现，此处就不再赘述了。
[0080]为了使得本领域的技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例对本申请的技术方案进行说明。
[0081 ] 实施例1
[0082]该检测装置中包括一个公共电极100与一个检测芯片。其中，检测芯片中包括检测电极阵列1、复位开关阵列、初始放大器阵列、移位开关阵列、移位控制电路41、扫描位总线
01、增益放大单元与逻辑控制单元。图2的矩形虚线框中仅示出了与一个检测电极11对应的单元电路，检测芯片中一共有多个此类单元电路。
[0083]其中，检测电极阵列I与上述公共电极100相对且间隔设置，上述公共电极100与各上述检测电极阵列I之间的间隔构成待测膜的传输通道，且检测电极阵列I包括等间距一行排列的多个相同检测电极11;图2示出的每个检测电极11对应一个复位开关20、一个初始放大器30、一个移位开关40、移位控制电路41、增益放大单元和逻辑控制单元。移位控制电路41控制各移位开关40依次打开与关断；增益放大单元由增益放大器91、基准电压取样电路92与输出缓冲电路93构成。
[0084]逻辑控制电路的输入引脚有时钟信号CLK引脚(也称CLK引脚)、扫描启动信号FS引脚(也称FS引脚)、第一芯片选择SI引脚(也称SI引脚)与分辨率选择MODE引脚(也称MODE引脚)。其中，SI引脚用于控制上述检测芯片的检测信号输出的启动，当上述检测装置只包括一个上述检测芯片时，SI引脚接高电平，上述检测信号在移位控制电路41的控制下立即输出，当上述检测装置包括多个上述检测芯片，SI引脚接上一检测芯片的SO引脚，第二个检测芯片及以后的检测芯片的检测信号的输出启动均由上一个检测芯片的扫描结束信号控制，即第一个检测芯片的检测信号输出结束后，扫描结束信号引脚上出现一个高电平脉冲给第二个检测芯片的第一芯片选择引脚，第二个检测芯片开始输出检测信号，依次类推，直至所有芯片的检测信号输出完成。MODE引脚为分辨率选择引脚，该引脚高低电平或脉冲输入可以选择检测电极阵列I的工作模式，最高分辨率时所有检测电极11独立工作，低分辨率时相邻检测电极11按规律合并工作，目前该检测芯片的厚度分辨率可达到SOODPIt3CLK信号为时钟输入引脚，由外部给该检测芯片提供时钟信号。逻辑控制电路的输出SO引脚的一个脉冲信号表示一行扫描输出过程完成。
[0085]基准电压取样电路92的取样基准由VREF引脚提供，VREF电压同时也是增益放大器91的第二输入端，作为比较放大的基准，增益放大单元最终经过输出缓冲电路93由输出信号SIG引脚输出。
[0086]该检测装置一行扫描工作时序如下，扫描启动信号FS引脚输入一个时钟周期的高电平脉冲(扫描启动信号)，即可启动检测芯片工作，电极脉冲信号为低电平，且复位信号(Sr信号)为高电平时，复位开关阵列接通若干个时钟周期，初始化检测电极阵列I上的电压后断开；电极脉冲信号为高电平，Sr信号为低电平时，检测电极阵列I开始实时检测外界电场变化，当此时纸币通过芯片表面时，纸币厚度的不同会影响对向公共电极100和检测电极阵列I中各检测电极11之间的电场，进而导致各检测电极11上电压的变化，各检测电极11上电压的变化经过对应的初级放大器放大后实时输出，移位控制电路41控制移位开关阵列依次接通，将初级放大器阵列的输出依次输送到扫描位总线01，再经过增益放大器91依次与基准电压进行差分放大，最后，经过输出缓冲电路93输出一行代表纸币厚度的电压值。检测芯片在时钟信号的驱动下高速扫描一行检测电极阵列I上的电压，连续扫描多行即可完成整幅纸币厚度的检测。通过本实例能够实现对纸币厚度的高分辨率检测，且体积小，成本较低。
[0087]实施例2
[0088]检测装置在实施例1的检测装置的基础上。在检测芯片中增加了扫描存储开关阵列、扫描存储电容阵列、扫描位总线钳位开关011，图3的矩形虚线框中仅示出了与一个检测电极11连接的单元电路，与图2比较，该电路仅增加了一个扫描存储开关50、一个扫描存储电容60与扫描位总线钳位开关011，该检测芯片中一共有多个此类单元电路;在读取每个扫描存储电容60前，扫描位总线钳位开关011接通，将扫描位总线01的电压钳位到Vc，Vc和基准电压引VREF脚等电位。
[0089]该检测装置一行扫描工作的时序如下，扫描启动信号FS引脚输入一个时钟周期的高电平脉冲(即扫描启动信号)启动检测芯片工作，电极脉冲信号为低电平时，复位信号(Sr信号)为高电平时，各复位开关20接通若干个时钟信号周期，初始对应化各检测电极11上的电压后断开；电极脉冲信号为高电平，Sr信号为低电平，扫描开关信号为高电平时，各检测电极11开始实时检测外界电场变化，各检测电极11上的检测电压实时由对应的初始放大器30阵列放大;若干时钟信号周期后，扫描开关信号(St信号)控制扫描存储开关阵列接通，将初始放大器30阵列放大的电压存储到对应的扫描存储电容60中，然后，St信号控制扫描存储开关50关断。移位控制电路41控制各移位开关40依次接通，将扫描存储电容60上的电压依次输送到扫描位总线01，扫描位总线01上的电压经过增益放大器91与基准电压依次进行差分放大，最后经过输出缓冲电路93输出一行电压信号。此实施例采用扫描存储电容阵列，将检测芯片一行检测电压同时存储后再依次读出，避免了边扫描边读取方式产生的偏差，且在每次读取扫描电容电压前，钳位开关信号(Sc信号)控制扫描位总线钳位开关011接通，使得扫描位总线01被钳位到Vc，减小了位总线寄生电容造成的影响，提高扫描精度。
[0090]实施例3
[0091]与实施例2的检测装置不同的是，检测芯片增加了复位存储开关阵列、复位存储电容阵列、复位位总线02与复位位总线钳位开关021，图4的矩形虚线框中仅示出了与一个检测电极11连接的单元电路，检测芯片中一共有多个此类单元电路;与图3相比，该图中增加了一个第二移位开关43、一个复位存储开关70、一个复位存储电容80、复位位总线02与复位位总线钳位开关021，复位位总线02连接到增益放大器91的第二输入端。复位位总线钳位开关021，用于在读取每一个复位存储电容80前将复位位总线02钳位到Vc，钳位开关信号(Sc信号)控制复位位总线钳位开关021和扫描位总线钳位开关011同时通断。本实施例中的第一移位开关42和第二移位开关43由移位控制电路41同时接通、断开，用于同时将扫描存储电容60的电压和复位存储电容80的电压传送到扫描位总线01和复位位总线02。
[0092]其一行扫描工作时序如下，扫描启动信号FS引脚输入一个时钟周期的高电平脉冲(即扫描启动信号)，即可启动芯片工作，电极脉冲信号为低电平，且Sr信号为高电平，复位开关阵列接通若干个时钟信号周期，初始化对应各检测电极11上的电压，Sd信号控制复位存储开关阵列接通，复位存储电容阵列存储此时各初始放大器30的放大电压，随后复位存储开关70断开，各复位开关20断开。电极脉冲信号为高电平，Sr信号为低电平，St信号为高电平，检测电极阵列I开始实时检测外界电场变化，各检测电极11上的检测电压实时由初始放大器30阵列放大;若干时钟脉冲信号后，扫描存储开关阵列接通，将各初始放大器30此时放大的电压一同存储到对应的各扫描存储电容60中，扫描存储开关阵列关断。
[0093]此时扫描存储电容阵列存储电极脉冲信号为高电平时，初始放大器30阵列输出的扫描电压，复位存储电容阵列存储电极脉冲信号为低电平时，电初始放大器30阵列输出的复位电压。移位控制电路41控制移位开关阵列依次接通，依次将扫描存储电容60上的电压和复位存储电容80上的电压同时输送到扫描位总线01和复位位总线02上;在每对移位开关40接通前，可由逻辑控制电路控制Sc信号，进而控制钳位开关接通，将扫描位总线01和复位位总线02电压同时钳位到Vc。扫描位总线01上的电压与复位位总线02上的电压经过增益放大器91依次进行差分放大，最后，经输出缓冲电路93输出一行电压信号。
[0094]此实施例采用复位存储电容阵列，各单元电路存储复位状态下初始放大器30电压，在后续增益放大时，各单元电路的扫描存储电容60电压减去复位存储电容80电压后进行放大，消除了各单元电路之间的离散性，进一步提高厚度检测。
[0095]从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果:
[0096]本申请的检测装置将检测电极阵列、复位单元、初始放大单元、移位控制单元、扫描位总线与逻辑控制单元集成在一个检测芯片上，使得膜厚的检测装置体积较小，避免了现有技术中的检测装置体积庞大导致的检测不便的问题，并且，该检测芯片中包括复位单元，进行纸币检测前，即检测各检测电极的电信号前，该复位开关阵列将各检测电极的电信号复位，避免检测前，检测电极上的电信号会影响检测值，进而避免检测结果不精确，提高了检测装置的检测精度。
[0097]以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
【主权项】
1.一种膜厚的检测装置，其特征在于，所述检测装置包括至少一个公共电极与至少一个检测芯片，其中，各所述检测芯片包括: 检测电极阵列，与所述公共电极在第一方向上相对且间隔设置，所述公共电极与所述检测电极阵列之间的间隔构成待测膜的传输通道，所述检测电极阵列包括多个检测电极； 复位单元，与所述检测电极阵列中的各所述检测电极电连接，用于将各所述检测电极的电信号进行复位； 初始放大单元，与所述检测电极阵列中的各所述检测电极电连接，所述初始放大单元用于放大各所述检测电极的电信号； 移位控制单元，与所述初始放大单元电连接，所述移位控制单元用于控制放大后的多个所述电信号的输出顺序； 扫描位总线，包括多个扫描连接点，一个所述扫描连接点与所述移位控制单元电连接；以及 逻辑控制单元，用于接收外界的输入信号、产生控制所述检测芯片的控制信号与输出检测信号。2.根据权利要求1所述的检测装置，其特征在于，各所述检测芯片还包括: 增益放大单元，包括第一输入端与第二输入端，所述第一输入端与一个所述扫描连接点电连接。3.根据权利要求2所述的检测装置，其特征在于，所述初始放大单元为初始放大器阵列，所述初始放大器阵列包括多个初始放大器，所述初始放大器与所述检测电极一一对应，各所述初始放大器的输入端与对应的检测电极电连接。4.根据权利要求3所述的检测装置，其特征在于，所述复位单元为复位开关阵列，所述复位开关阵列包括多个复位开关，所述复位开关与所述检测电极一一对应，各所述复位开关包括复位开关第一端、复位开关第二端与复位开关第三端，各所述复位开关第一端接入固定电压，各所述复位开关第二端接入复位信号，各所述复位开关第三端与对应的检测电极电连接，所述复位信号控制所述复位开关接通，将对应的所述检测电极的电信号进行复位。5.根据权利要求4所述的检测装置，其特征在于，所述移位控制单元包括: 移位开关阵列，包括多个移位开关，所述移位开关与所述初始放大器 对应，各所述移位开关包括移位开关第一端、移位开关第二端与移位开关第三端，各所述移位开关第一端与对应的初始放大器的输出端电连接;以及 移位控制电路，与各所述移位开关第二端电连接，所述移位控制电路用于控制各所述移位开关的接通与关断。6.根据权利要求5所述的检测装置，其特征在于，所述检测芯片还包括: 扫描存储开关阵列，包括多个扫描存储开关，所述扫描存储开关与所述初始放大器一一对应，各所述扫描存储开关包括扫描存储开关第一端、扫描存储开关第二端与扫描存储开关第三端，各所述扫描存储开关第一端与对应的初始放大器的输出端电连接，各所述扫描存储开关第二端接入扫描开关信号；以及 扫描存储电容阵列，包括多个扫描存储电容，所述扫描存储电容包括扫描电容第一端与扫描电容第二端，所述扫描存储电容与所述扫描存储开关一一对应，各所述扫描电容第一端电连接在对应的扫描存储开关第三端与对应的移位开关第一端之间，各所述扫描电容第二端接地，各所述扫描存储电容用于存储对应的初始放大器在扫描对应的检测电极时的输出电信号。7.根据权利要求6所述的检测装置，其特征在于，所述检测芯片还包括: 扫描位总线钳位开关，包括扫描钳位开关第一端、扫描钳位开关第二端与扫描钳位开关第三端，所述扫描钳位开关第一端电连接在所述扫描位总线与所述第一输入端之间，所述扫描钳位开关第二端接入钳位开关信号，所述扫描钳位开关第三端接入固定电压Vc，在读取各所述扫描存储电容的电信号前，所述钳位开关信号控制所述扫描位总线钳位开关接通，将所述扫描位总线的电压钳位到电压Vc。8.根据权利要求2至7中任一项所述的检测装置，其特征在于，所述增益放大单元包括: 增益放大器，包括两个输入端与一个输出端，两个输入端分别对应所述第一输入端与所述第二输入端，所述第一输入端与所述扫描位总线电连接； 基准电压取样电路，与所述第二输入端电连接，所述基准电压取样电路用于调节所述增益放大器的输出电信号；以及 输出缓冲电路，所述输出缓冲电路的输入端与所述增益放大器的所述输出端电连接，用于增加所述增益放大器的输出信号的驱动能力。9.根据权利要求7所述的检测装置，其特征在于，所述移位开关阵列包括多对移位开关，多对所述移位开关与多个所述初始放大器 对应，每对移位开关包括两个移位开关，分别是第一移位开关与第二移位开关，各所述第一移位开关包括第一移位开关第一端、第一移位开关第二端与第一移位开关第三端；各所述第二移位开关包括第二移位开关第一端、第二移位开关第二端与第二移位开关第三端，其中，各所述第一移位开关第一端与对应的扫描电容第一端电连接，各所述第一移位开关第三端与所述扫描位总线电连接，各所述第一移位开关第二端与所述移位控制电路电连接，且所述检测芯片还包括: 复位存储开关阵列，包括多个复位存储开关，所述复位存储开关与所述初始放大器一一对应，各所述复位存储开关包括复位存储开关第一端、复位存储开关第二端与复位存储开关第三端，各所述复位存储开关第一端与对应的初始放大器的输出端电连接，各所述复位存储开关第二端接入复位开关信号； 复位存储电容阵列，包括多个复位存储电容，所述复位存储电容与所述复位存储开关--对应，各所述复位存储电容包括复位电容第一端与复位电容第二端，各所述复位电容第一端电连接在对应的复位存储开关第三端与对应的第二移位开关第一端之间，各所述复位电容第二端接地，各所述复位存储电容用于存储对应的初始放大器在复位对应的检测电极时的输出电信号；以及 复位位总线，包括多个复位连接点，一个所述复位连接点电连接在各所述第二移位开关第三端与所述第二输入端，或者 一个所述复位连接点与各所述第二移位开关第三端电连接，另一个所述复位连接点与所述第二输入端电连接。10.根据权利要求9所述的检测装置，其特征在于，所述检测芯片还包括: 复位位总线钳位开关，包括复位钳位开关第一端、复位钳位开关第二端与复位钳位开关第三端，所述复位钳位开关第一端电连接在所述复位位总线与所述第二输入端之间，所述复位钳位开关第二端接入所述钳位开关信号，所述复位钳位开关第三端接入固定电压Vc，在读取各所述复位存储电容的电信号前，所述钳位开关信号控制所述复位位总线钳位开关接通，将所述复位位总线的电压钳位到电压Vc。11.根据权利要求10所述的检测装置，其特征在于，所述增益放大单元包括: 增益放大器，包括两个输入端与一个输出端，两个输入端分别对应所述第一输入端与所述第二输入端，所述第一输入端与所述扫描位总线电连接，所述第二输入端与所述复位位总线电连接； 基准电压取样电路，用于调节所述增益放大器的输出电信号；以及 输出缓冲电路，所述输出缓冲电路的输入端与所述增益放大器的所述输出端电连接，用于增加所述增益放大器的输出信号的驱动能力。12.根据权利要求11所述的检测装置，其特征在于，所述基准电压取样电路的基准电信号为基准电压，所述Vc与所述基准电压相同。13.根据权利要求1所述的检测装置，其特征在于，所述逻辑控制单元包括输入引脚与输出引脚，其中，所述输出引脚为扫描结束信号引脚，当扫描结束时，用于输出脉冲信号，所述输入引脚包括: 时钟信号引脚，用于为所述逻辑控制单元提供一个稳定的频率信号； 扫描启动信号引脚，用于输入扫描启动信号； 第一芯片选择引脚，用于控制所述检测芯片的检测信号输出的启动是由同一个所述检测芯片中的所述移位控制单元控制还是由与所述检测芯片连接的另一个所述检测芯片的所述输出引脚控制；以及 分辨率选择引脚，用于控制所述检测芯片的厚度检测分辨率。14.根据权利要求1所述的检测装置，其特征在于，所述检测芯片由结构膜层形成，所述结构膜层包括: 基板；以及 绝缘膜，设置于所述基板的表面上，所述绝缘膜中包括与所述基板接触设置的第一绝缘层，所述第一绝缘层为氧化绝缘层，所述检测电极阵列设置在所述绝缘膜的远离所述基板的表面上。15.根据权利要求14所述的检测装置，其特征在于，所述检测电极为窄条状电极，所述窄条状电极在第二方向上的最大宽度小于在第三方向上的最大宽度，所述第二方向和所述第三方向均与所述第一方向垂直，且所述第三方向为所述待测膜的移动方向。16.根据权利要求14所述的检测装置，其特征在于，至少一个所述检测电极包括多个顶电极与底电极区域，所述底电极区域设置在所述绝缘膜中，所述底电极区域与所述基板不接触设置，所述绝缘膜的远离所述基板的表面开设有多个过孔，所述顶电极与所述过孔一一对应，各所述顶电极与所述底电极区域通过对应的过孔电连接。17.根据权利要求16中所述的检测装置，其特征在于，所述绝缘膜包括: 第二绝缘层，设置在所述第一绝缘层的远离所述基板的表面上；以及 第三绝缘层，设置于所述第二绝缘层的远离所述第一绝缘层的表面上。18.根据权利要求17所述的检测装置，其特征在于，所述底电极区域设置在所述第三绝缘层中，多个所述过孔开设于所述第三绝缘层的远离所述第二绝缘层的表面。19.根据权利要求14至18中任一项所述的检测装置，其特征在于，所述结构膜层还包括: 保护层，覆盖各所述检测电极的裸露表面与所述绝缘膜的裸露表面。
【文档编号】G01B7/06GK205505968SQ201620270858
【公开日】2016年8月24日
【申请日】2016年4月1日
【发明人】林永辉, 戴朋飞, 韩晓伟
【申请人】威海华菱光电股份有限公司