专利名称：参考电压器件的制作方法
技术领域：
本实用新型涉及半导体技术领域，特别涉及一种参考电压器件。
背景技术：
目前，参考电压器件被广泛应用在集成电路产品中，用来为集成电路产 品提供参考电压。集成电路产品的稳定性直接取决于所述参考电压器件的稳 定性，例如当参考电压器件受到温度、环境等影响提供的参考电压值发生变 化，必然会使得集成电路产品的性能发生变化。
图1为一种参考电压器件的电路图，图2为一种现有的图1所示的参考 电压器件的剖面结构示意图。参考图1和图2所示，耗尽型PMOS晶体管Pl 的栅极和源极耦接，增强型PMOS晶体管P2的栅极和漏极耦接，耗尽型PMOS 晶体管Pl漏极和增强型PMOS晶体管P2的源极耦接参考电压器件的输出端。 其中，耗尽型PMOS晶体管Pl为耗尽型PMOS晶体管，并且为掩埋沟道工 艺，并且采用N型多晶硅作为栅极；增强型PMOS晶体管P2为增强型，并 且为表面沟道工艺，并且采用N型多晶硅作为栅极。因为在耗尽型PMOS晶 体管Pl和增强型PMOS晶体管P2的沟道杂质分布不同，因此阈值电压和跨 导随温度的变化相差很大。
因此上述现有的参考电压器件随温度的变化阈值电压容易发生变化，所 以稳定性较差。
实用新型内容
本实用新型的目的是提供一种参考电压器件，提高了参考电压器件的稳 定性。
为了达到上述目的，本实用新型提供了一种参考电压器件，包括耗尽型 PMOS晶体管和增强型PMOS晶体管，耗尽型PMOS晶体管和增强型PMOS 晶体管同为表面导电沟道型晶体管，且耗尽型PMOS晶体管和增强型PMOS 晶体管的导电沟道内的离子分布完全相同，其中耗尽型PMOS晶体管的栅极 为P型掺杂，增强型PMOS晶体管的栅极为N型掺杂。优选的，耗尽型PMOS晶体管的栅极方阻值在2000ohm ± 200ohm,耗尽型PMOS晶体管的阈值电压在0.4V士0.1V;增强型PMOS晶体管的4册才及方阻值在20ohm ± 2ohm，增强型PMOS晶体管的阈值电压在-0.8V ± 0.2V。
优选的，增强型PMOS晶体管和耗尽型PMOS晶体管的宽长比为
*德，其中Ue是耗尽型PMOS晶体管的沟道迁移率，Ud是增强型
PMOS晶体管的沟道迁移率，其中《五为耗尽型PMOS晶体管的阈值电压的温度系数，""为增强型PMOS晶体管的阈值电压的温度系数。
优选的，增强型PMOS晶体管和耗尽型PMOS晶体管的宽长比为W ,
其中Ue是耗尽型PMOS晶体管的沟道迁移率，Ud是增强型PMOS晶体管的沟道迁移率 。
优选的，耗尽型PMOS晶体管和增强型PMOS晶体管位于同一种类型的N阱中，且N阱的离子浓度分布相同。
优选的，包括耗尽型PMOS晶体管的栅极和源极耦接高电平，耗尽型PMOS晶体管的衬底和源极耦接；增强型PMOS晶体管的栅极和漏极耦接；增强型PMOS晶体管的衬底和源极耦接，增强型PMOS晶体管的漏极耦接低电平；耗尽型PMOS晶体管漏极和增强型PMOS晶体管的源极耦接参考电压器件的输出端。
优选的，包括耗尽型PMOS晶体管的栅极和源极耦接，耗尽型PMOS晶体管的衬底和源极耦接，耗尽型PMOS晶体管的漏极耦接低电平；增强型PMOS晶体管的栅极和漏极耦接，增强型PMOS晶体管的衬底和源极耦接，增强型PMOS晶体管的源极耦接高电平；耗尽型PMOS晶体管源极和增强型PMOS晶体管的漏极耦接参考电压器件的输出端。
优选的，包括耗尽型PMOS晶体管的栅极耦接高电平，耗尽型PMOS晶体管的衬底和源极耦接，耗尽型PMOS晶体管的漏极耦接低电平；增强型PMOS晶体管的栅极和漏极耦接，增强型PMOS晶体管的衬底和源极耦接，增强型PMOS晶体管的源极耦接高电平；耗尽型PMOS晶体管源极和增强型 PMOS晶体管的漏极耦接参考电压器件的输出端。
优选的，包括第一PMOS晶体管的栅极耦接漏极，第一PMOS晶体管 的源极耦接高电平，第一PMOS晶体管的衬底耦接高电平；耗尽型PMOS晶 体管的栅极和源极耦接第一PMOS晶体管的漏极，耗尽型PMOS晶体管的衬 底耦接高电平；增强型PMOS晶体管的栅极和漏极耦接；增强型PMOS晶体 管的衬底和源极耦接，增强型PMOS晶体管的漏极耦接低电平；耗尽型PMOS 晶体管漏极和增强型PMOS晶体管的源极耦接参考电压器件的输出端。
优选的，包括第一级参考电压器件器件，包括第一耗尽型PMOS晶 体管的栅-极和源极耦接，第一耗尽型PMOS晶体管的衬底和源极耦接，第一 耗尽型PMOS晶体管的漏极耦接低电平；第一增强型PMOS晶体管的栅极和 漏极耦接，第一增强型PMOS晶体管的衬底和源极耦接，第一增强型PMOS 晶体管的源极耦接高电平；第 一耗尽型PMOS晶体管源极和第 一增强型PMOS 晶体管的漏极耦接第 一级参考电压器件的输出端；
NMOS晶体管的栅极耦接第一级参考电压器件的输出端，NMOS晶体管 的漏极耦接高电平，NMOS晶体管的衬底和源极耦接第二增强PMOS晶体管 的源极；增强型PMOS晶体管的衬底耦接高电平，第二增强型PMOS晶体管 的漏极和第二耗尽型PMOS晶体管的源极耦接参考电压器件的输出端；第二 耗尽型PMOS晶体管的栅极和漏极耦接低电平。
上述技术方案和现有技术相比的优点是耗尽型PMOS晶体管和增强型 PMOS晶体管都为表面沟道器件，但是耗尽型PMOS晶体管采用P型多晶硅 栅极，增强型PMOS晶体管采用N型多晶硅栅极，因此耗尽型PMOS晶体管 不需要在导电沟道中进行离子注入来调节阈值电压。对于耗尽型PMOS晶体 管和增强型PMOS晶体管，导电沟道的离子分部完全相同，这样耗尽型PMOS 晶体管和增强型PMOS晶体管的阔值电压随温度变化的程度相同，因此稳定 性好。
通过附图中所示的本实用新型的优选实施例的更具体说明，本实用新型的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本实用新型的主旨。
图i为一种参考电压器件的电路图；图2为图1所示的参考电压器件的剖面结构示意图；图3为本实用新型的第一实施例的参考电压器件的电路图；图4为图3所示的本实用新型的参考电压器件的剖面结构示意图；图5为本实用新型的第二实施例的参考电压器件的电路图；图6为本实用新型的第三实施例的参考电压器件的电路图；图7为本实用新型的第四实施例的参考电压器件的电路图；图8为本实用新型的第五实施例的参考电压器件的电路图。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂，
以下结合附图对本实用新型的具体实施方式
做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本实用新型。但是本实用新型能够以4艮多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广，因此本实用新型不受下面公开的具体实施的限制。
其次，本实用新型利用示意图进行详细描述，在详述本实用新型实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本实用新型保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
实施例一
参考图3和图4，参考电压器件包括耗尽型PMOS晶体管P310的栅极311和源极312耦接高电平，耗尽型PMOS晶体管P310的衬底和源极312耦接；增强型PMOS晶体管P320的栅极321和漏极323耦接，增强型PMOS晶体管P320的衬底和源极322耦接，增强型PMOS晶体管P320的漏极323 耦接低电平；耗尽型PMOS晶体管P310漏极313和增强型PMOS晶体管P320 的源极322耦接参考电压器件的输出端OUT。其中，耗尽型PMOS晶体管P310 和增强型PMOS晶体管P320为表面沟道器件，两个PMOS晶体管的导电沟 道摻杂的剂量和能量完全相同，从而两个PMOS晶体管的导电沟道的掺杂的 杂质离子浓度分布完全相同。其中，耗尽型PMOS晶体管P310的栅极为P 型掺杂，方阻值在2000ohm附近，例如2000ohm土200ohm,耗尽型PMOS晶 体管P310的阈值电压在0.4V附近，例如0.4V ± 0.1V。增强型PMOS晶体管 P320的栅极为N型掺杂，方阻值在20ohm附近，例如20ohm ± 2ohm，增强 型PMOS晶体管P320的阈值电压在_ 0.8V附近，例如-0.8V ± 0.2V。
优选的，耗尽型PMOS晶体管P310和增强型PMOS晶体管P320做在同 一种类型的N阱(Nwell)中，采用相同的阈值调节注入，换言之，耗尽型 PMOS晶体管P310和增强型PMOS晶体管P320位于同一种类型的N阱中， 且N阱的离子浓度分布相同，因此，对于耗尽型PMOS晶体管P310和增强 型PMOS晶体管P320,其导电沟道的杂质分布相同。
虽然，耗尽型PMOS晶体管P310和增强型PMOS晶体管P320都为表面 沟道器件，但是耗尽型PMOS晶体管P310采用P型多晶硅栅极，增强型PMOS 晶体管P320采用N型多晶硅栅极。对于耗尽型PMOS晶体管P310和增强型 PMOS晶体管P320,沟道的杂质分布完全相同。这样耗尽型PMOS晶体管P310 和增强型PMOS晶体管P320的阈值电压及电导随温度变化的程度相同。因此， 能够提供一个由耗尽型PMOS晶体管P310和增强型PMOS晶体管P320构成 的参考电压电路，其输出电压随温度的变化很小，接近于零。
具体的在本实施例中，参考图1所示的参考电压电路的输出电压表达式 如下
其中，Vref是输出电压，VthE是耗尽型PMOS晶体管P310的阈值电压,VthD是耗尽型PMOS晶体管P310的阈值电压，Ue是耗尽型PMOS晶体管P310的沟道迁移率，Ud是增强型PMOS晶体管P320的沟道迁移率，(W/L)e是耗尽型PMOS晶体管P310的器件宽长比，(W/L)d是增强型PMOS晶体管P320的器件宽长比。
参考电压器件输出电压Vref随温度的变化
呵 +丄脂|(， * 1 、e
其中a￡为VthE的温度系lt, "D为VthD的温度系凄史。
在本方案中，由于增强型PMOS晶体管P320和耗尽型PMOS晶体管P310沟道的杂质分布完全相同，所以
《)"e =0
所以输出电压随温度的变化:
(2)
因为工艺固定情况下，《￡、 aD和Ue/Ud是三个固定的常数，且a五为一负值，"五为一正值，所以，只要两种器件宽长比选取适当的值，使式(2)等于零，也就是
(PT/丄)e
"￡、
则输出电压随温度的变化就可控制为零，即输出电压不随温度的变化而变化。因此本实施例中优选的，(『")"=「_^丫*鱼，则输出电压随温度的变
化就可控制为零。
另外，本实用新型还提供了另一个实施例，在该实施例中可以通过为耗尽型PMOS晶体管P310和增强型PMOS晶体管P320选耳又相当的宽长比，从 而使得，输出电压为硅的禁带宽度。
下面乂于该实施例进4于详细i兑明
对于MOS器件来说，本领域技术人员熟知
糊e = & (衬底)-& (iV栅)—+ I + il^fr + W^/2|^ I + ^ — ^j^)
糊J = &(衬底)-&(P栅)-，+ i + V争，K" + w扭卜^ —
其中，VSB是源极到衬底电压，^(衬底)为衬底的费米势，&(栅)为栅的 费米势，Qss是氧化层电荷，Cox是栅极单位电容值，Nsub是N型衬底掺杂 浓度，&'是硅的介电常数。
如果选取合适的(W/L)d, (W/L)e,
使呵=|畔,即,(1 )式中,即=1,
贝'J J^e/ = 1W/z五l + = Fit/zZ) _ Kif/z五=^ (iV栅)一 < (尸栅)=^ = 1.12v
《
也就是优选的=禁，则本实施例的参考电压器件会产生恒定的输
出电压值，输出电压为硅的禁带宽度，约1.12V左右。输出电压的温度系数 也和禁带宽度的温度系数一致，为一负值。因为输出电压恒定为硅的禁带宽 度，因此该参考电压器件的性能稳定，可靠性高。
实施例二
参考图5,参考电压器件包括
耗尽型PMOS晶体管P310的栅极311和源极312耦接，耗尽型PMOS 晶体管P310的衬底和源极312耦接，耗尽型PMOS晶体管P310的漏极313 耦接低电平；增强型PMOS晶体管P320的栅极321和漏极323耦接，增强型 PMOS晶体管P320的衬底和源极322耦接，增强型PMOS晶体管P320的源 极322耦接高电平；耗尽型PMOS晶体管P310源极312和增强型PMOS晶体管P320的漏极323耦接参考电压器件的输出端OUT。其中，耗尽型PMOS晶体管P310和增强型PMOS晶体管P320为表面沟道器件，两个PMOS晶体管的导电沟道掺杂的剂量和能量完全相同，从而两个PMOS晶体管的导电沟道掺杂的杂质离子分布都相同。其中，耗尽型PMOS晶体管P310的栅才及为P型掺杂，方阻值在2000ohm附近，例如2000ohm士200ohm，耗尽型PMOS晶体管P310的阈值电压在0.4V附近，例如0.4V士0.1V。增强型PMOS晶体管P320的栅极为N型掺杂，方阻值在20ohm附近，例如20ohm ± 2ohm，增强型PMOS晶体管P320的阈值电压在-0.8V附近，例如-0.8V 土 0.2V。
实施例三
参考图6,参考电压器件包括
耗尽型PMOS晶体管P310的栅极311耦接高电平，耗尽型PMOS晶体管P310的衬底和源极312耦接，耗尽型PMOS晶体管P310的漏极313耦接低电平；增强型PMOS晶体管P320的栅极321和漏极323耦接，增强型PMOS晶体管P320的衬底和源极322耦接，增强型PMOS晶体管P320的源极322耦接高电平；耗尽型PMOS晶体管P310源极312和增强型PMOS晶体管P320的漏极323耦接参考电压器件的输出端OUT。其中，耗尽型PMOS晶体管P310和增强型PMOS晶体管P320为表面沟道器件，两个PMOS晶体管的导电沟道"J参杂的剂量和能量完全相同，从而两个PMOS晶体管的导电沟道掺杂的杂质离子分布都相同。其中，耗尽型PMOS晶体管P310的栅极为P型掺杂，方阻值在2000ohm附近，例如2000ohm±200ohm，耗尽型PMOS晶体管P310的阈值电压在0.4V附近，例如0.4V土0.1V。增强型PMOS晶体管P320的栅极为N型掺杂，方阻值在20ohm附近，例如20ohm土2ohm，增强型PMOS晶体管P320的阈值电压在_ 0.8V附近，例如_ 0.8V ± 0.2V。
实施例四
参考图7，参考电压器件包括
第一 PMOS晶体管330的栅极331耦接漏极333,第一 PMOS晶体管330的源极332耦接高电平，第一 PMOS晶体管330的衬底耦接高电平；耗尽型PMOS晶体管P310的栅极311和源极312耦接第一 PMOS晶体管的漏极333， 耗尽型PMOS晶体管P310的衬底312耦接高电平；增强型PMOS晶体管P320 的栅极321和漏极323耦接；增强型PMOS晶体管P320的衬底和源极322耦 接，增强型PMOS晶体管P320的漏极323耦接低电平；耗尽型PMOS晶体 管P310漏极313和增强型PMOS晶体管P320的源极322耦接参考电压器件 的输出端OUT。其中，耗尽型PMOS晶体管P310和增强型PMOS晶体管P320 为表面沟道器件，两个PMOS晶体管的导电沟道纟参杂的剂量和能量完全相同， 从而两个PMOS晶体管的导电沟道掺杂的杂质离子分布都相同。其中，耗尽 型PMOS晶体管P310的栅极为P型掺杂，方阻值在2000ohm附近，例如 2000ohm ± 200ohm，耗尽型PMOS晶体管P310的阈值电压在0.4V附近，例 如0.4V ± 0.1V。增强型PMOS晶体管P320的4册才及为N型4参杂，方阻值在20ohm 附近，例如20ohm士2ohm，增强型PMOS晶体管P320的阈值电压在-0.8V 附近，例如-0.8V土0.2V。
实施例五
参考图8,参考电压器件包括
第一级考电压源器件包括参考电压器件的第一耗尽型PMOS晶体管 P3101的栅极3111和源极3121耦接，第一耗尽型PMOS晶体管P3101的衬 底和源极3121耦接，第一耗尽型PMOS晶体管P3101的漏极3131耦接低电 平；第一增强型PMOS晶体管P3201的栅极3211和漏极3231耦接，第一增 强型PMOS晶体管P3201的衬底和源极3221耦接，第一增强型PMOS晶体 管P3201的源极3221耦接高电平；第一耗尽型PMOS晶体管P3101源极3121 和第一增强型PMOS晶体管P3201的漏极3231耦接参考电压器件的输出端 OUT。其中，第一耗尽型PMOS晶体管P3101和第一增强型PMOS晶体管 P3201为表面沟道器件，两个PMOS晶体管的导电沟道掺杂的剂量和能量完 全相同，两个PMOS晶体管的导电沟道掺杂的剂量和能量完全相同，从而两 个PMOS晶体管的导电沟道掺杂的杂质离子分布都相同。其中，井毛尽型PMOS 晶体管P310的栅极为P型掺杂，方阻值在2000ohm附近，例如2000ohm±200ohm，耗尽型PMOS晶体管P310的阈值电压在0.4V附近，例如0.4V ± O.IV。 增强型PMOS晶体管P320的栅极为N型掺杂，方阻值在20ohm附近，例如 20ohm土2ohm,增强型PMOS晶体管P320的阈值电压在-0.8V附近，例如 -0.8V士0.2V。
参考电压器件的NMOS晶体管430的栅极431耦接第一级参考电压器件 的输出，NMOS晶体管430的漏极432耦接高电平，NMOS晶体管430的衬 底和源极耦接第二增强PMOS晶体管3202的源极3222;增强型PMOS晶体 管3202的衬底耦接高电平，第二增强型PMOS晶体管3202的漏极和第二耗 尽型PMOS晶体管P3102的源极3122耦接参考电压器件的输出端；第二耗尽 型PMOS晶体管P3102的栅极3112和漏极3132耦接低电平。其中，第二耗 尽型PMOS晶体管P3102和第二增强型PMOS晶体管P3202为表面沟道器件， 两个PMOS晶体管的导电沟道#^杂的剂量和能量完全相同，乂人而两个PMOS 晶体管的导电沟道掺杂的杂质离子分布都相同。其中，耗尽型PMOS晶体管 P310的栅极为P型掺杂，方阻值在2000ohm附近，例如2000ohm ± 200ohm, 耗尽型PMOS晶体管P310的阈值电压在0.4V附近，例如0.4V ± 0.1V。增强 型PMOS晶体管P320的栅极为N型纟参杂，方阻值在20ohm附近，例如20ohm
± 2ohm,增强型PMOS晶体管P320的阈值电压在-0.8V附近，例如-0.8V
± 0.2V。
在上述实施例二、实施例四、及实施例五中，优选的，增强型PMOS晶 体管和^尽型PMOS晶体管的宽长比为
、2显
从而使得该参考电压器件输出电压随温度的变化就可控制为零，即输出 电压不随温度的变化而变化。
或优选的，增强型PMOS晶体管和耗尽型PMOS晶体管的宽长比为 一 W
则参考电压器件会产生恒定的输出电压值，输出电压为硅的禁带宽度， 约1.12V左右。输出电压的温度系数也和禁带宽度的温度系数一致，为一负值。因为输出电压恒定为硅的禁带宽度，因此该参考电压器件的性能稳定， 可靠性高。
虽然本实用新型已以较佳实施例^皮露如上，然而并非用以限定本实用新 型。任何熟悉本领域的技术人员，在不脱离本实用新型技术方案范围情况下， 都可利用上述揭示的方法和技术内容对本实用新型技术方案作出许多可能的 变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本实用新 型技术方案的内容，依据本实用新型的技术实质对以上实施例所做的任何简 单修改、等同变化及修饰，均仍属于本实用新型技术方案保护的范围内。
权利要求1、一种参考电压器件，包括耗尽型PMOS晶体管和增强型PMOS晶体管，其特征在于，耗尽型PMOS晶体管和增强型PMOS晶体管同为表面导电沟道型晶体管，且耗尽型PMOS晶体管和增强型PMOS晶体管的导电沟道内的离子分布完全相同，其中耗尽型PMOS晶体管的栅极为P型掺杂，增强型PMOS晶体管的栅极为N型掺杂。
2、 根据权利要求1所述的参考电压器件，其特征在于，耗尽型PMOS晶体管的棚-才及方阻值在2000ohm±200ohm，耗尽型PMOS晶体管的阈值电压在0.4V土0.1V;增强型PMOS晶体管的才册才及方阻值在20ohm士2ohm，增强型PMOS晶体管的阈值电压在-0.8V±0.2V。
3、 才艮据权利要求2所述的参考电压器件，其特征在于，增强型PMOS晶体管和耗尽型PMOS晶体管的宽长比为(1 *禁，其中Ue是耗尽型PMOS晶体管的沟道迁移率，Ud是增强型PMOS晶体管的沟道迁移率，其中"^为耗尽型PMOS晶体管的阈值电压的温度系数，""为增强型PMOS晶体管的阈值电压的温度系数。
4、根据权利要求2所述的参考电压器件，其特征在于，增强型PMOS晶体管和耗尽型PMOS晶体管的宽长比为W ,其中Ue是耗尽型PMOS晶体管的沟道迁移率，Ud是增强型PMOS晶体管的沟道迁移率。
5、 根据权利要求2或3所述的参考电压器件，其特征在于，耗尽型PMOS晶体管和增强型PMOS晶体管位于同一种类型的N阱中，且N阱的离子浓度分布相同。
6、 根据权利要求1至4任意一项所述的参考电压器件，其特征在于，包括耗尽型PMOS晶体管的栅极和源极耦接高电平，耗尽型PMOS晶体管的衬底和源极耦接；增强型PMOS晶体管的栅极和漏极耦接；增强型PMOS晶体管的衬底和源极耦接，增强型PMOS晶体管的漏极耦接低电平；耗尽型PMOS晶体管漏极和增强型PMOS晶体管的源极耦接参考电压器件的输出端。
7、 根据权利要求1至4任意一项所述的参考电压器件，其特征在于，包括耗尽型PMOS晶体管的栅极和源极耦接，耗尽型PMOS晶体管的衬底和 源极耦接，耗尽型PMOS晶体管的漏极耦接低电平；增强型PMOS晶体管的 4册极和漏极耦接，增强型PMOS晶体管的衬底和源才及耦接，增强型PMOS晶 体管的源极耦接高电平；耗尽型PMOS晶体管源极和增强型PMOS晶体管的 漏极耦接参考电压器件的输出端。
8、 根据权利要求1或2所述的参考电压器件，其特征在于，包括耗尽型PMOS晶体管的栅极耦接高电平，耗尽型PMOS晶体管的衬底和 源极耦接，耗尽型PMOS晶体管的漏极耦接低电平；增强型PMOS晶体管的 栅极和漏极耦接，增强型PMOS晶体管的衬底和源极耦接，增强型PMOS晶 体管的源极耦接高电平；耗尽型PMOS晶体管源极和增强型PMOS晶体管的 漏极耦接参考电压器件的输出端。
9、 根据权利要求1至4任意一项所述的参考电压器件，其特征在于，包括第一 PMOS晶体管的栅极耦接漏极，第一 PMOS晶体管的源极耦接高电 平，第一PMOS晶体管的衬底耦接高电平；耗尽型PMOS晶体管的栅极和源 极耦接第一 PMOS晶体管的漏极，耗尽型PMOS晶体管的衬底耦接高电平； 增强型PMOS晶体管的栅极和漏极耦接；增强型PMOS晶体管的衬底和源极 耦接，增强型PMOS晶体管的漏极耦接低电平；耗尽型PMOS晶体管漏极和 增强型PMOS晶体管的源极耦接参考电压器件的输出端。
10、 根据权利要求1至4任意一项所述的参考电压器件，其特征在于， 包括第一级参考电压器件器件，包括第一耗尽型PMOS晶体管的栅极和源 极耦接，第一耗尽型PMOS晶体管的衬底和源极耦接，第一耗尽型PMOS晶 体管的漏极耦接低电平；第一增强型PMOS晶体管的栅极和漏极耦接，第一 增强型PMOS晶体管的村底和源极耦接，第一增强型PMOS晶体管的源极耦接高电平；第一耗尽型PMOS晶体管源极和第一增强型PMOS晶体管的漏极耦接第一级参考电压器件的输出端；NMOS晶体管的栅极耦接第一级参考电压器件的输出端，NMOS晶体管的漏极耦接高电平，NMOS晶体管的衬底和源极耦接第二增强PMOS晶体管的源极；增强型PMOS晶体管的衬底耦接高电平，第二增强型PMOS晶体管的漏极和第二耗尽型PMOS晶体管的源极耦接参考电压器件的输出端；第二耗尽型PMOS晶体管的栅极和漏极耦接低电平。
专利摘要本实用新型提供了一种参考电压器件，包括耗尽型PMOS晶体管和增强型PMOS晶体管，其中，耗尽型PMOS晶体管和增强型PMOS晶体管同为表面导电沟道型晶体管，且耗尽型PMOS晶体管和增强型PMOS晶体管的导电沟道内的离子分布完全相同，且耗尽型PMOS晶体管的栅极为P型掺杂，增强型PMOS晶体管的栅极为N型掺杂，该参考电压器件的阈值电压不易随温度变化，稳定性好。
文档编号G05F3/24GK201435021SQ20092014971
公开日2010年3月31日 申请日期2009年5月4日 优先权日2009年5月4日
发明者张美玲, 王燕萍, 胡林辉, 云 陆 申请人:Bcd半导体制造有限公司