一种高带宽高psrr低压降线性稳压器的制造方法
【专利摘要】本实用新型公开了一种高带宽高PSRR低压降线性稳压器，该线性稳压器包括电压输入端Vin、参考电压端Vref、误差放大器EA和功率管MP，其中，该线性稳压器还包括有前馈电路和加法器电路，所述前馈电路通过加法器电路接于电压输入端Vin与功率管MP的栅极G之间，并且所述功率管MP为PMOS功率管MP，在误差放大器EA的正相端接有反馈电阻，在反馈电阻上并联有零点产生电容CZ。本实用新型使得PMOS功率管Mp的栅极G与源极S电压保持不变，从而提高PSRR性能，调整零点产生电容CZ产生的零点可以消除掉系统中的第二极点，增强系统的稳定性。
【专利说明】—种高带宽高PSRR低压降线性稳压器
【技术领域】
[0001]本实用新型涉及便携式通信系统中电源管理芯片的一个模块，具体的涉及一种高带宽高PSRR低压降线性稳压器。
【背景技术】
[0002]低压降线性稳压器(LDO)是便携式通信系统中电源管理芯片的一个关键模块，通常其电压来源于开关DC-DC转换器，其消除开关DC-DC转换器的输出纹波，并提供一个稳定电压，但是随着技术的进步，开关DC-DC转换器噪声频谱越来越大，需要高带宽高PSRR的LDO。
[0003]高电源抑制比(PSRR)的LDO设计一直是电源管理研究热点，为了提高PSRR，研究者提供了很多解决方案，首先，可以给LDO电源上提供一个RC滤波器，对LDO本身电源进行滤波，从而提高PSRR，因此该方法增加了一个电阻，从而会提高LDO的漏失电压。其次，可以采用NMOS (N型金属-氧化物-半导体)功率管架构，不过为了使NMOS功率管导通，一般需要采用电荷泵(charge pump)电路，从而增加了系统架构复杂性。基于上述方法的缺陷，本专利采用电源前馈技术，提出了一种高带宽高PSRR的LD0。
[0004]本实用新型中的中英名词互译:
[0005]LDO:低压降线性稳压器，PSRR:电源抑制比，NMOS:N型金属-氧化物-半导体，PMOS:n型衬底、P沟道,靠空穴的流动运送电流的MOS管，charge pump:电荷泵电路。
实用新型内容
[0006]本实用新型的目的在于克服现有技术存在的问题，提供一种高带宽高PSRR低压降线性稳压器。
[0007]为实现上述技术目的，达到上述技术效果，本实用新型通过以下技术方案实现:
[0008]一种高带宽高PSRR低压降线性稳压器，主要包括电压输入端Vin、参考电压端Vref、误差放大器EA和功率管MP，该线性稳压器还包括有前馈电路和加法器电路，所述前馈电路通过加法器电路接于电压输入端Vin与功率管MP的栅极G之间。
[0009]进一步的，所述前馈电路包括运算放大器FA、电阻RF1、电阻RF2，所述运算放大器FA的正相端(+)连接所述电压输出端Vout，所述运算放大器FA的反相端(-)通过电阻RFl连接所述电压输入端Vin，并且其反相端(-)与输出端之间连接有电阻RF2，所述电压输入端Vin连接功率管MP的源极S。
[0010]进一步的，所述加法器2包括线性功率放大器SA、电阻RS1、电阻RS2、电阻RS3，所述线性功率放大器SA的反相端(_)通过电阻RSl连接所述运算放大器FA的输出端，所述线性功率放大器SA的输出端连接所述功率管MP的栅极G。
[0011]进一步的，所述误差放大器EA的输出端连接所述线性功率放大器SA的正相端(+)，所述误差放大器EA的反相端(_)连接所述参考电压端Vref，所述误差放大器EA的正相端(+)分别连接电阻Rl和电阻R2，电阻Rl的另一端连接电压输出端Vout，所述电压输出端Vout连接所述功率管MP的漏极D，电阻R2的另一端接地。
[0012]进一步的，所述电阻R1、电阻R2组成反馈电阻，在所述反馈电阻部分构建零点，在所述电阻Rl的两端并联一个零点产生电容CZ。
[0013]优选的，所述功率管MP为PMOS功率管MP。
[0014]本实用新型的有益效果如下:
[0015]1、电源前馈技术。通过电源前馈，使得电源波动对功率管的影响大幅度降低，从而提高PSRR。
[0016]2、采用PMOS功率管。该方法系统架构较为简单，不需要NMOS功率管中所需要的charge pump,比较容易实现。
[0017]3、零点补偿技术。通过在反馈电阻部分构建零点，补偿系统中的次极点，从而使得系统PM参数大幅度提高，增强了系统稳定性。
[0018]上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，并可依照说明书的内容予以实施，以下以本实用新型的较佳实施例并配合附图详细说明如后。本实用新型的【具体实施方式】由以下实施例及其附图详细给出。
【专利附图】
【附图说明】
[0019]此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中:
[0020]图1为本实用新型实施例提供的LDO结构示意图；
[0021]图2是本实用新型实施例LDO的PSRR的仿真曲线图。
【具体实施方式】
[0022]下面将参考附图并结合实施例，来详细说明本实用新型。
[0023]参照图1所示，其中Vin端为本实施例线性稳压器LDO的电压输入端，Vout端为电压输出端，Vref端为参考电压端，IL为负载电流。本实施例线性稳压器LDO的具体结构包括:
[0024]运算放大器FA，其具有正相端(+)、反相端(_)及输出端，其正相端(+)连接所述电压输出端Vout，其反相端(-)通过电阻RFl连接所述电压输入端Vin，其反相端(-)与输出端之间连接有电阻RF2，其中，电阻RF1、电阻RF2和运算放大器FA组成前馈电路I ;
[0025]线性功率放大器SA，其具有正相端(+)、反相端(_)及输出端，其反相端(_)通过电阻RSl连接所述运算放大器FA的输出端，电阻RS1、电阻RS2、电阻RS3的一端共同连接所述线性功率放大器SA的反相端(_)，电阻RS2的另一端连接线性功率放大器SA的输出端，电阻RS3的另一端接地，其中，电阻RS1、电阻RS2、电阻RS3、线性功率放大器SA组成加法器2;
[0026]误差放大器EA，其具有正相端(+)、反相端(_)及输出端，其输出端连接所述线性功率放大器SA的正相端(+)，其反相端(_)连接所述参考电压端Vref，其正相端(+)分别连接电阻Rl和电阻R2，电阻Rl的另一端连接所述电压输出端Vout，电阻R2的另一端接地，电阻R1、电阻R2组成反馈电阻3，其中，在此反馈电阻3部分构建零点，补偿系统中的次极点，大幅提高系统PM参数，增强系统稳定性，具体的是在电阻Rl的两端并联一个零点产生电容CZ ；
[0027]PMOS功率管MP，具有源极S、栅极G及漏极D，其源极S连接电压输入端Vin，其漏极D连接所述电压输出端Vout，其栅极G连接所述线性功率放大器SA的输出端。
[0028]在所述电压输出端Vout与接地端之间还包括一路负载电容CL，以及负载电容CL的寄生电阻Resr，在所述电压输出端Vout与接地端之间有一路负载。
[0029]本实用新型中，由电阻RF1、电阻RF2和运算放大器FA组成的前馈电路1，当电压输入端Vin发生变化时，电压输入端Vin直接作用于PMOS功率管MP的源极S，与此同时，电压输入端Vin通过前馈电路I也作用于PMOS功率管Mp的栅极G，使得PMOS功率管Mp的栅极G与源极S电压保持不变，从而提高PSRR性能；
[0030]在本线性稳压器LDO架构中，PMOS功率管Mp的栅极G寄生电容(即为负载电容CL)比较大,但线性功率放大器SA的输出阻抗较小，从而极点较远,误差放大器EA的输出阻抗大，但输出电容较小，极点也比较小，从而整个线性稳压器LDO系统比较容易稳定，为了进一步加强系统稳定性，本专利在反馈电阻3中的电阻Rl上并联一个零点产生电容CZ，该零点产生电容CZ将会产生一个零点，通过调整该零点，可以消除掉系统中的第二极点，增强系统的稳定性。
[0031]参照图2及表I所示，LDO性能指标大幅度提高，在1MHZ的带宽范围内，PSRR的参数都低至_80db，能满足大多数场合的应用，并且LDO的漏失电压与负载能力等性能指标都没有降低，并且系统架构简单。
[0032]以下表I为本实施例中线性稳压器LDO的主要性能指标:
[0033]表1:LD0的主要性能指标
[0034]
输入电压[2T5V
漏失电压1.0W1ut = 200mA
输出电压Γ2?
输出电压精度 ±2%
最大输出电流 200mA
[0035]以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
【权利要求】
1.一种高带宽高PSRR低压降线性稳压器，主要包括电压输入端Vin、参考电压端Vref、误差放大器EA和功率管MP，其特征在于，该线性稳压器还包括有前馈电路I和加法器2电路，所述前馈电路I通过加法器2电路接于电压输入端Vin与功率管MP的栅极G之间。
2.根据权利要求1所述的高带宽高PSRR低压降线性稳压器，其特征在于，所述前馈电路I包括运算放大器FA、电阻RF1、电阻RF2，所述运算放大器FA的正相端(+)连接所述电压输出端Vout，所述运算放大器FA的反相端(_)通过电阻RFl连接所述电压输入端Vin，并且其反相端(_)与输出端之间连接有电阻RF2，所述电压输入端Vin连接功率管MP的源极S。
3.根据权利要求2所述的高带宽高PSRR低压降线性稳压器，其特征在于，所述加法器2包括线性功率放大器SA、电阻RSl、电阻RS2、电阻RS3，所述线性功率放大器SA的反相端(-)通过电阻RSl连接所述运算放大器FA的输出端，所述线性功率放大器SA的输出端连接所述功率管MP的栅极G。
4.根据权利要求3所述的高带宽高PSRR低压降线性稳压器，其特征在于，所述误差放大器EA的输出端连接所述线性功率放大器SA的正相端⑴，所述误差放大器EA的反相端(-)连接所述参考电压端Vref，所述误差放大器EA的正相端(+)分别连接电阻Rl和电阻R2，电阻Rl的另一端连接电压输出端Vout，所述电压输出端Vout连接所述功率管MP的漏极D，电阻R2的另一端接地。
5.根据权利要求4所述的高带宽高PSRR低压降线性稳压器，其特征在于，所述电阻R1、电阻R2组成反馈电阻3，在所述反馈电阻3部分构建零点，在所述电阻Rl的两端并联一个零点产生电容CZ。
6.根据权利要求1所述的高带宽高PSRR低压降线性稳压器，其特征在于，所述功率管MP为PMOS功率管MP。
【文档编号】G05F1/56GK203982245SQ201420346692
【公开日】2014年12月3日 申请日期:2014年6月24日 优先权日:2014年6月24日
【发明者】刘寅, 钟波, 万达经 申请人:吴江圣博瑞信息科技有限公司