相关申请的交叉引用
本申请是于2015年9月25日提交的美国专利申请号14/865,722的国际申请，其要求于2015年5月15日提交的美国临时申请号62/162,483的权益，这两个申请都通过引用以其整体并入本文。
主题涉及信号控制领域。更具体地但不作为限制，主题公开了用于相位控制器操作的技术。
背景
相位控制器可以控制流经开关设备的电流，该开关设备根据从脉宽调制(pwm)电路输出的脉冲信号而被接通和断开。在这样的相位控制器中用相同的电源控制多个通道的pwm电路的输出的情况下，如果从相应的pwm电路输出的脉冲信号同时改变，则开关噪声可出现，并引起在波形中的扰动或电源中的大波动。
避免开关噪声的一种技术是防止相应通道的脉冲信号同时改变(冲突)。用于避免脉冲信号的这样的边缘冲突的可能的方法是在相应通道的信号之间加上固定的相位差。但是，在对每个pwm电路进行反馈控制的情况下，从接通边缘到断开边缘的脉冲宽度动态地变化。因此，即使在通道之间提供固定的相位差以避免在边缘之间的冲突时，也难以避免在接通边缘与断开边缘之间的冲突以及在断开边缘之间的冲突。特别地，在诸如几百hz或更小的短单位内更新脉冲宽度的情况下，需要在比该单位更短的时间内执行冲突避免计算。
附图简述
附图并入本文并形成说明书的一部分。
图1是示出根据示例实施方式的相位控制器的框图。
图2是用于描述脉冲信号的边缘冲突的线图。
图3是用于描述根据示例实施方式的时延生成方法的线图。
图4是示出根据示例实施方式的时延控制电路的结构的框图。
图5a和图5b是示出根据示例实施方式的pwm信息表生成的线图。
图6是示出根据示例实施方式的pwm信息表生成的线图。
图7是示出根据示例实施方式的冲突位置确定的线图。
图8是示出根据示例实施方式的边缘冲突避免的方法的流程图。
在附图中，相似的参考数字一般指示相同的或类似的元件。另外，通常参考数字的最左边的数字标识参考数字首次出现的图。
详细描述
本文描述的实施方式涉及能够以降低的计算复杂度抑制在从多个(apluralityof)通道上的pwm电路输出的脉冲信号之间的冲突的相位控制器装置和方法。
相位控制器的实施方式包括：多个脉宽调制(pwm)电路，其被配置为输出脉冲信号；多个开关设备，其分别耦合到多个pwm电路，被配置为基于脉冲信号来接通和断开；计算单元，其被配置为基于多个开关设备的输出来计算将从多个pwm电路输出的脉冲信号；以及时延发生器，其被配置为在脉冲信号的任一个中生成时延，使得从多个pwm电路输出的脉冲信号的边缘位置彼此不冲突，其中脉冲信号在边缘位置处改变值。由相位控制器执行的相位控制方法的实施方式包括：输出多个脉冲信号；基于多个脉冲信号来接通和断开；基于开关的信号计算待输出的脉冲信号；以及在脉冲信号的任一个中生成时延，使得脉冲信号的边缘位置彼此不冲突，其中脉冲信号在边缘位置处改变值。下面关于附图更详细地描述这些和另外的实施方式。
在下面的详细描述中，参考形成其一部分的附图。在附图中，除非上下文另外规定，否则相似的符号通常标识相似的部件。此外，附图被规定为是说明性的，且可能不是按比例绘制的。在详细描述、附图和权利要求中描述的说明性实施方式并不意味着进行限制。可以利用其它实施方式，并且可以做出其他改变而不偏离本文提出的主题的精神或范围。将容易理解，如在本文通常描述的以及在附图中示出的本公开的方面可以在各种各样的不同配置中被布置、替换、组合、分离和设计，且所有配置都在本文被明确地预期。
换句话说，下面的实施方式被示出用于描述所要求保护的主题，并且所要求保护的主题不限于这些实施方式。此外，所要求保护的主题可以在它们不脱离本发明的范围的限度内以各种方式被修改。此外，除非另外特别规定，否则诸如上、下、左和右的位置关系可以基于如图所示的位置关系。附图中的尺寸比不限于所示的比。
示例性实施方式涉及一种用于控制流经开关设备的电流的相位控制器，该开关设备根据从脉宽调制(pwm)电路输出的脉冲信号来接通和断开。
图1是示出根据示例实施方式的相位控制器100的结构的框图。相位控制器100包括计算设备110、时延控制电路120、pwm电路130a至130d(以下也被统称为“pwm电路130”)、驱动器140a至140d(以下也被统称为“驱动器140”)和发光二极管(led)150a至150d(以下也被统称为“led150”)。图1中的相位控制器100控制流经每个led150的恒定电流，从而实现从led150发出的光的调制(例如控制)。换句话说，相位控制器100可以用作光调制系统的一部分。尽管在图1的示例中pwm电路130的数量、驱动器140的数量以及led150的数量均为4，但这不是限制，且数量可以为3或更少或者5或更多，只要它多于1。由相位控制器100控制的部件不限于led150，并且可以是通过开关控制来操作的任何部件。
每个pwm电路130输出在一个周期中在高电平和低电平之间改变状态的脉冲信号。脉冲信号在边缘位置处改变其状态。在本文所描述的实施方式中，从每个pwm电路130输出的脉冲信号的上升沿是接通边缘，并且脉冲信号的下降沿是断开边缘，然而，这不是限制，且在其他实施方式中，上升沿可能是断开边缘，而下降沿是接通边缘。
计算设备110可以计算从pwm电路130a至130d中的每一个输出的脉冲信号的占空比，并且输出用于根据占空比而生成脉冲信号的pwm占空比信息。占空比对应于在其期间在1个周期中脉冲信号为高电平的时间的比例。在这里，计算设备110接收来自驱动器140的输出作为输入，并且计算目标占空比。换句话说，计算设备110通过反馈控制来计算pwm电路130的占空比。作为结果，例如，从计算设备110输出的pwm占空比信息以恒定频率动态地更新。计算设备110可以由专用计算设备或者由微处理器实现。
时延控制电路120(例如时延发生器)可以为从pwm电路130输出的脉冲信号中的至少一个脉冲信号提供时延，使得来自pwm电路130的脉冲信号的边缘位置彼此不冲突。换句话说，时延控制电路120可以改变脉冲信号中的至少一个脉冲信号，使得来自pwm电路130的脉冲信号中的不多于一个脉冲信号在同一时钟周期中改变状态。时延控制电路120可以实质上维持至少一个脉冲信号的占空比。时延控制电路120基于脉冲信号的占空比来计算避免在从相应的pwm电路130a至130d输出的脉冲信号的接通边缘(上升沿)和断开边缘(下降沿)之间的冲突所必需的时延，如由计算设备110计算的，以从pwm电路130输出。然后时延控制电路120向pwm电路130中的一个或更多个输出pwm占空时延信息，以允许pwm电路130生成考虑时延的脉冲信号。稍后将参考图4描述时延控制电路120的详细结构的示例。
每个pwm电路130基于从时延控制电路120输出的pwm占空时延信息来将脉冲信号输出到对应的驱动器140。每个pwm电路130基于动态更新的pwm占空时延信息来输出脉冲信号。在实施方式中，pwm电路130a至130d和/或驱动器140a至140d由同一电源供电。
每个驱动器140分别耦合到pwm电路130的每个pwm电路。每个驱动器140是根据从相应的pwm电路130输出的脉冲信号而接通和断开并且向相应的led150供应恒定电流的开关设备。如上面提到的，驱动器140a至140d可以使用同一电源来操作。基于从驱动器140输出的恒定电流来调整从每个led150发出的光。每个驱动器140还基于输出到led150的电流值来向计算设备输出信号。
相位控制器100是用于反馈控制由开关设备提供的恒定电流的设备，该开关设备根据从pwm电路130输出的脉冲信号来接通和断开。在实施方式中，来自相应通道的pwm电路130和/或驱动器140的输出信号与在相位控制器中的同一电源耦合。如果从pwm电路130输出的脉冲信号同时改变，则开关噪声可能出现，并且引起在脉冲信号波形中的扰动或在电源信号中的大波动。
下面参考图2描述脉冲信号的冲突。图2示出三个通道的脉冲信号作为示例。通道1的脉冲信号的接通边缘与通道2的接通边缘冲突。通道1的断开边缘与通道3的断开边缘冲突。通道2的断开边缘与通道3的接通边缘冲突。在通道之间的这种边缘冲突可能导致开关噪声，而不管边缘是接通边缘还是断开边缘，且因此优选地是抑制边缘冲突。
用于避免在通道之间的这样的边缘冲突的一种技术是提供在通道之间的固定相位差(例如，其中在一个脉冲信号的相位和另一个脉冲信号的相位之间存在固定差)。但是，在执行反馈控制的情况下，脉冲信号的占空比动态地变化，即从接通边缘到断开边缘的时间动态地变化。因此难以使用提供在通道之间的固定相位差的技术来避免在接通边缘和断开边缘之间以及在断开边缘之间的冲突。
鉴于此，根据实施方式的相位控制器100可以动态地改变在通道之间的相位差，使得在通道之间没有边缘冲突出现。
在实施方式中，动态地提供在通道之间的相位差涉及在部分通道中动态地生成时延并使占空比改变。这在下面参考图3被描述。
图3是用于描述根据示例实施方式的时延生成方法的线图。图3示出了在通道2的第二周期中生成的一个周期中的时延，以便避免冲突。虽然通道2的周期的原始长度是aμs，但是在第二周期中的时延的添加导致周期由于时延而更长。由于通道2的脉冲信号的第二周期中的低电平的持续时间较长，因此通道2的占空比较低。
随着避免边缘冲突所需的时延越大，占空比被影响得就越大。因此，在一些实施方式中，相位控制器100将目标时延分成多个部分，并在多个周期上加上或减去该多个部分，以减小时延对占空比的影响。
在实施方式中，相位控制器100执行反馈控制，并且每个通道的相位在每个重复频率处改变。因此，在将时延添加到每个通道的脉冲信号使得在通道之间没有边缘冲突出现的情况下，需要在重复频率的持续时间内完成待生成的时延的计算。然而，对于这样的计算所需的计算时间明显增加，特别是当通道的数量增加时。
在用于相位冲突避免的下面的技术中，在pwm电路130输出脉冲信号之后，脉冲信号被反馈回来以确定是否冲突出现，并且在冲突出现的情况下，相位被调整。然而，利用这种技术，除非脉冲信号被输出一次，否则不能确定冲突是否出现，因此完成相位调整花费时间。
相应地，在实施方式中，相位控制器100在没有脉冲信号反馈的情况下确定冲突。在该实施方式中，相位控制器100首先将每个脉冲信号的周期分割为固定部分，并且生成表，在该表中每个部分不管该部分是否是脉冲信号的边缘位置(该部分是否是在其期间冲突将被避免的时间段)都由1位表示。相位控制器100然后在通道之间比较表，并且如果边缘位置冲突出现，则相位控制器100对表之一执行移位操作。因此，不是通过脉冲信号反馈来确定冲突，而是相位控制器100实际上生成表示每个通道的脉冲信号的表，并且通过比较相应通道的表来执行冲突避免计算和移位操作。以这种方式，相位控制器100减少了对于其操作所必需的计算次数和计算时间。
图4是示出根据示例实施方式的时延控制电路的结构的框图。时延控制电路120包括pwm信息转换电路410、移位寄存器420、冲突位置确定电路430、寄存器440、时延生成电路450和寄存器460。如早些时候提到的，时延控制电路120执行诸如位比较和移位操作的操作，并且可以使用逻辑电路和/或固件(软件)由硬件实现。
pwm信息转换电路410(例如，表生成器)根据与待生成的脉冲信号相关的pwm占空信息生成pwm信息表421，并将pwm信息表421存储在移位寄存器420中，该信息表421对脉冲信号的每个部分指示该部分是否是边缘出现区域，即在其期间冲突将被避免的冲突避免时间段。
冲突位置确定电路430(例如时延计算器)使用对每个通道的脉冲信号生成的pwm信息表421来确定边缘冲突是否出现，并且在边缘冲突出现的情况下请求移位寄存器420对pwm信息表421执行移位。通过重复地执行该过程，冲突位置确定电路430计算目标时延设定值441以提供不引起冲突的相位。目标时延设定值441被存储在寄存器440中。
时延生成电路450具有根据存储在寄存器440中的目标时延设定值441来延迟由pwm电路130生成的脉冲信号的功能。在这里，如果脉冲信号突然延迟了目标时延设定值441，则占空比即时明显变化。在实施方式中，时延生成电路450在脉冲信号的整个周期中分配目标时延设定值441的部分。例如，时延生成电路450可以在脉冲信号的交替周期中执行由最小可延迟单位(时延调整宽度的最小分辨率)延迟的过程。到目前为止在每个通道中生成的时延作为当前时延设定值461存储在寄存器460中。通过重复地执行该过程直到每个通道的当前时延设定值461与相应的目标时延设定值441匹配为止，时延生成电路450可以避免在相应通道的脉冲信号之间的边缘冲突。
下面进一步详细描述由pwm信息转换电路410、冲突位置确定电路430和时延生成电路450进行的过程。
pwm信息转换电路410从计算设备110接收pwm占空信息作为输入，并且将pwm占空信息转换成pwm信息表421。在实施方式中，pwm信息转换电路410将由输入pwm占空信息实现的脉冲信号的周期分割为固定部分，并且通过1位的比较来对每个部分确定每个部分是否是在其期间边缘出现的时间段，即，在其期间冲突将被避免的时间段。确定结果构成pwm信息表421。
在实施方式中，pwm信息转换电路410生成与pwm电路130一样多的pwm信息表421。在图1的示例中，相位控制器100包括用于pwm电路130的四个通道，并且pwm信息转换电路410为四个通道中的每一个生成pwm信息表421。pwm信息转换电路410将生成的pwm信息表421存储在移位寄存器420中。
下面参考图5a、图5b和图6描述由pwm信息转换电路410生成pwm信息表421的示例。如上面提到的，pwm信息转换电路410将其中脉冲信号的接通边缘或断开边缘出现的每个部分设置为冲突避免时间段。下文描述相对于接通边缘生成pwm信息表421的示例。
图5a和图5b是示出根据示例实施方式的pwm信息表421生成的线图。下文参考图5a描述对接通边缘生成pwm信息表421。图5a的上部分示出了基于输入的pwm占空信息而生成的脉冲信号的波形，以及图5a的下部分示出了对应的pwm信息表421。脉冲信号的周期除以时延可调的最小分辨率的时间宽度。因而产生的部分是pa-3、pa-2、pa-1、pa1、pa2和pa3。在部分pa-1和部分pa1之间的时间ta处，脉冲信号从低电平转换为高电平。换句话说，接通边缘位于在部分pa-1和部分pa1之间的边界处。这是因为这些部分是相对于接通边缘而设置的。
在这个示例中，脉冲信号被示出为理想地改变，即，即刻从低电平转换到高电平。在实际生成的脉冲信号的情况下，需要预定的时间以从低电平转换到高电平，如图2和图3所示。由于脉冲信号在时间ta之前和之后的时间段期间实际上改变，因此在这个时间段中的另一个通道的脉冲信号的变化可用来避免冲突。
鉴于此，在图5a的示例中，将在时间ta(其为接通边缘出现时间)之前和之后的部分pa-1和pa1设置为冲突避免时间段。在图5a的示例中，在pwm信息表421中，对应于冲突避免时间段的部分pa-1和pa1被分配“1’b1”(在下文也简单地被写为“1”)，并且其他部分pa-3、pa-2、pa2和pa3被分配“1’b0”(在下文也简单地被写为“0”)。以这种方式，对于部分pa-3、pa-2、pa-1、pa1、pa2和pa3中的每一个，不管该部分是否是在其期间冲突将被避免的时间段(即，在其期间接通边缘出现的时间段)，都由1位表示。
下文参考图5b描述生成对于断开边缘的pwm信息表421。在图5b中的示例中，与在图5a中一样，脉冲信号的周期除以时延可调的最小分辨率的时间宽度。因而产生的部分是pb-3、pb-2、pb-1、pb0、pb1、pb2和pb3。在图5b中，在部分pb0期间包括的时间tb处，脉冲信号从高电平转换到低电平。在如上面提到的相对于接通边缘而设置部分的实施方式中，接通边缘可以预期位于部分边界处。然而，由于脉冲信号的高电平持续时间动态地变化，因此断开边缘的位置可能并不预期位于如图5b中的示例所示的部分边界处。
在这个示例中，脉冲信号被示出为理想地改变，即，即刻从高电平转换到低电平。在实际生成的脉冲信号的情况下，如上面提到的，对转换需要预定的时间。由于存在脉冲信号在时间tb附近的时间段期间变化的高可能性，因此在该时间段内另一个通道的脉冲信号的变化可用来避免冲突。
鉴于此，在图5b的示例中，包括时间tb(其是断开边缘出现时间)的部分pb0以及在部分pb0之前和之后的部分pb-1和pb1被设定为冲突避免时间段。在图5b的示例中，在pwm信息表421中，对应于冲突避免时间段的部分pb-1、pb0和pb1被分配“1’b1”，并且其他部分pb-3、pb-2、pb2和pb3被分配“1’b0”。以这种方式，对于部分pb-3、pb-2、pb-1、pb0、pb1、pb2和pb3中的每一个，不管该部分是否是在其期间冲突将被避免的时间段(即，在其期间断开边缘被预期出现的时间段)，都由1位表示。
图6是示出根据实施方式的pwm信息表421生成的线图。如图6所示，在pwm信息表421中，在接通边缘出现的时刻ta之前和之后的两个部分和在断开边缘出现的时刻tb之前和之后的三个部分被分配“1’b1”，而其他部分被分配的“1’b0”。因此，被分配“1’b1”的部分可以被区分为避免冲突时间段，在该时间段期间冲突应被避免。尽管上面描述了相对于接通边缘来设置部分的情况，但是这不是限制，并且可以相对于断开边缘来设置部分。例如，可以将在断开边缘出现的时刻tb之前和之后的两个部分和在接通边缘出现的时刻ta之前和之后的三个部分各自设置为冲突避免时间段。尽管上文描述了其中被设置为冲突避免时间段的部分的数量是2和3的情况，但是这不是限制。例如，在对于脉冲信号的上升和下降中的每个所需的时间长于最小分辨率的情况下，被设置为冲突避免时间段的部分的数量可以更大，例如4和5。而且，每个部分的长度不需要是时延调整宽度的最小分辨率，并且可以比最小分辨率长。
冲突位置确定电路430读取存储在移位寄存器420中的每个通道的pwm信息表421，并且计算时延，使得相应通道的pwm信号的边缘位置彼此不冲突。下文参考图7描述由冲突位置确定电路430进行的过程的特定示例。
图7是示出根据示例实施方式的冲突位置确定的线图。在图7的示例中，对1个周期的通道1和2中的每个的pwm信息表被分割为p1到p15。通道1的部分p1、p2、p10、p11和p15是冲突避免时间段，并在pwm信息表421中被分配“1”。同时，在通道2的初始位置中，p4、p5、p10、p11、p12是冲突避免时间段，并在pwm信息表421中被分配“1”。
在实施方式中，冲突位置确定电路430在部分基础上比较通道1和通道2的pwm信息表421，并且检测到在部分p10和p11中两个通道都是“1”。这意味着具有当前位置的通道1和2在冲突避免时间段内彼此冲突。
假设通道2相对于通道1被移位。冲突位置确定电路430请求移位寄存器420将通道2的pwm信息表421向右移1位。作为结果，部分p5、p6、p11、p12和p13在通道2的pwm信息表421中变为“1”，即冲突避免时间段。然后，冲突位置确定电路430可以在部分基础上比较通道1和2的pwm信息表421，并且检测到在部分p11中两个通道都是“1”。这意味着即使以通道2的当前相位(时延)，通道1和通道2在冲突避免时间段内也彼此冲突。冲突位置确定电路430然后可以请求移位寄存器420进一步将通道2的pwm信息表421向右移1位(从初始位置起2位)。作为结果，部分p6、p7、p12、p13和p14在通道2的pwm信息表421中变为“1”，即冲突避免时间段。冲突位置确定电路430然后在部分基础上比较通道1和2的pwm信息表421，并且检测到不存在两个通道都是“1”的部分。这意味着以通道2的当前相位，通道1和2在冲突避免时间段内彼此不冲突。
通过在相应通道的pwm信息表421之间执行这样的过程，冲突位置确定电路430找出不引起在任何通道之间的冲突的相位(相对于参考通道的其他通道中的每一个的相位(时延))。如此做，冲突位置确定电路430执行在相应通道的pwm信息表421之间的位比较，并确定“1”的位置是否重叠。在“1”的位置重叠的情况下，冲突位置确定电路430将除了参考通道以外的通道的pwm信息表421向右移1位。冲突位置确定电路430重复该过程直到“1”的值在通道之间不重叠为止。到“1”的值不再重叠的位置的总位移是用于避免边缘冲突的时延。
图8是示出根据示例实施方式的边缘冲突避免的方法的流程图。在各种实施方式中，可以通过硬件、软件或硬件和软件的组合来执行方法的全部或部分。在实施方式中，该方法由冲突位置确定电路430执行。涉及四个通道的边缘冲突避免如图8所示，其中通道1是用于时延的参考通道。图8中的过程流程重复地执行，直到在稍后描述的s815中设定了冲突避免完成标志为止。
首先，冲突位置确定电路430通过比较它们的pwm信息表421来确定边缘冲突是否在通道1和2之间出现(s801)。在边缘冲突出现(s801：是)的情况下，冲突位置确定电路430请求移位寄存器420将通道2的pwm信息表421向右移1位(s803)。
在通道1和通道2之间没有边缘冲突出现(s801：否)的情况下，冲突位置确定电路430通过比较它们的pwm信息表421来确定边缘冲突是否在通道1和3之间或在通道2和3之间出现(s805)。在边缘冲突出现(s805：是)的情况下，冲突位置确定电路430请求移位寄存器420将通道3的pwm信息表421向右移1位(s807)。冲突位置确定电路430进一步确定通道3的从初始位置起的总位移量是否已经达到pwm信息表421的1个周期(s809)。这相当于确定是否对通道3的整个1个周期完成了冲突确定。在通道3从初始位置起的总移位量达到pwm信息表421的1个周期(s809：是)的情况下，冲突位置确定电路430请求移位寄存器420将通道2的pwm信息表421向右移1位(s811)。
在s805中在通道3与通道1和通道2中的任一个之间没有边缘冲突出现(s805：否)的情况下，冲突位置确定电路430通过比较它们的pwm信息表421来确定边缘冲突是否在通道4与通道1至3中的任一个之间出现(s813)。在没有边缘冲突出现(s813：否)的情况下，冲突位置确定电路430设定冲突避免完成标志。通过该过程，冲突位置确定电路430结束计算用于避免所有通道的边缘冲突的时延的过程。
在s813中边缘冲突在通道之间出现(s813：是)的情况下，冲突位置确定电路430请求移位寄存器420将通道4的pwm信息表421向右移1位(s817)。冲突位置确定电路430进一步确定通道4的从初始位置起的总位移量是否已经达到pwm信息表421的1个周期(s819)。在通道4的从初始位置起的总位移量达到pwm信息表421的1个周期(s819：是)的情况下，冲突位置确定电路430请求移位寄存器420将通道3的pwm信息表421向右移1位(s821)。
冲突位置确定电路430还确定通道3的从初始位置起的总位移量是否已经达到pwm信息表421的1个周期(s823)。在通道3的从pwm信息表421的初始位置起的总位移量达到pwm信息表421的1个周期(s823：是)的情况下，冲突位置确定电路430请求移位寄存器420将通道2的pwm信息表421向右移1位(s825)。
如上面提到的，可以重复执行图8中的过程，直到在s815中设置了冲突避免完成标志为止。在当设置了冲突避免完成标志时的每个通道的pwm信息表421中的因而产生的位置实现了在通道之间的边缘冲突避免。冲突位置确定电路430将每个通道的时延的信息(其为从初始位置到所计算的冲突避免位置的位移量)存储在寄存器440中作为目标时延设定值441。
下文描述由时延生成电路450进行的过程。时延生成电路450具有参考存储在寄存器440中的目标时延设定值441来延迟从pwm电路130输出的pwm信号的功能。
考虑时延生成电路450突然加上存储在目标时延设定值441中的时延的情况。如果时延突然生成，则脉冲信号的占空比可能明显变化，特别是在时延大的情况下。为了避免这种情况，时延生成电路450相应地在脉冲信号中加上或减去以分割形式的目标时延设定值441。
例如，时延生成电路450通过加法或者减法从在待生成的目标时延设定值441中生成时延可调的最低分辨率的1个周期的时延。在生成时延之后，时延生成电路450可以将指示到目前为止生成的所有时延的当前时延设定值461存储在寄存器460中。时延生成电路450可以重复地执行这个过程：例如在交替周期中加上或者减去分割的时延，直到目标时延设定值441和当前时延设定值461匹配为止，从而避免边缘冲突。通过分割待生成的目标时延设定值441并以这种方式将时延调整几位，时延生成电路450可使脉冲信号延迟几位到没有边缘冲突出现的目标位置，而不明显改变占空比。
如上所述，相位控制器100可以抑制在由pwm电路130生成的相应通道的脉冲信号中的接通和断开边缘中的任一个的边缘冲突。
相位控制器100生成pwm信息表421，其中对于每个部分，不管该部分是否是在其期间边缘冲突可能出现的冲突避免时间段都由1位表示。相位控制器100可以使用pwm信息表421来计算可以避免边缘冲突的脉冲信号的这种时延。在实施方式中，相位控制器100中的时延控制电路120可以通过在pwm信息表421上重复执行位比较和移位的操作来计算可以避免边缘冲突的时延。与现有技术相比，使用本文描述的实施方式，可以减少找到在通道之间的边缘冲突避免的位置所必需的过程步骤的数量。另外，时延控制电路120可以由硬件的逻辑电路实现，这有助于用于实现相位控制器100的较小的控制集成电路(ic)。
在计算可以避免通道之间的边缘冲突的时延之后，相位控制器100将以分割形式的时延加到脉冲信号。如果立即生成大的时延，则脉冲信号的占空比显著变化。然而通过以这种方式逐渐生成时延，可以减少对占空比的影响。
应当认识到，详细描述部分，而不是概述和摘要部分(如果有的话)，旨在用来解释权利要求。概述和摘要部分(如果有的话)可以阐述如由发明人设想的发明方面的一个或更多个但不是全部实施方式，且因此并不旨在以任何方式限制所要求保护的权利要求。
虽然本文参考在领域和应用中的实施方式描述了所要求保护的主题，但是应当理解，所要求保护的主题并不限于此。其他实施方案和对其的修改是可能的，并在发明方面的范围和精神内。例如，在不限制此段的一般性的情况下，实施方式不限于图中示出和/或本文中描述的软件、硬件、固件，和/或实体。进一步，实施方式(本文中无论是否明确描述的)对超过本文中描述的示例的领域和应用具有重要的实用性。
本文中已经借助于示出实现其详细说明的功能和关系的功能构件描述了实施方式。为了便于描述，已经在本文随意地定义了这些功能构件的边界。只要适当地执行详细说明的功能和关系(或其等价物)，就可以定义可选择的边界。并且，可选的实施方式可以使用与本文中描述的那些不同的顺序执行功能块、步骤、操作、方法等。
在本文对“一个实施方式”、“实施方式”、“示例实施方式”或类似短语的提及指示所描述的实施方式可包括特定特征、结构或特性，但每个实施方式可能不一定都包括特定特征、结构或特性。此外，这样的短语不一定是指同一实施方式。此外，当结合实施方式描述特定特征、结构或特性时，将这样的特征、结构或特性合并到其他实施方式内是在相关领域中的技术人员的知识范围内的，无论是否在本文中明确地被提及或描述。
所要求保护的主题的广度和范围不应当由上述实施方式中的任一个限制，而是应仅仅根据下面的权利要求及其等价物来定义。