控制器与参考电压产生方法与流程

本发明关于一种控制器，特别是一种可为各个位提供对应的参考电压的内存控制器。

背景技术：

在现有的计算机系统中，双倍速率同步动态随机内存(doubledataratesynchronousdynamicrandomaccessmemory，缩写为ddrsdram)的物理层接口(phyinterface)是一个定义为连接内存控制器和内存设备，包含ddrl、ddr2、ddr3及ddr4等的标准协议规范。这个协议定义了所有的信号、信号之间的关系、时序以及信号如何通过这套接口进行内存和内存控制器之间的传输。

现有技术中，内存控制器先通过地址总线脚位给出地址信号，然后再通过控制脚位选择给出读写控制信号，地址信号和读写控制信号通过物理层接口进入物理层，ddr物理层中的接收器根据读写控制信号，接收内存控制器方向传来的数据信号，或者返回从内存读回来的数据信号。

于从内存读取数据时，内存控制器必须根据频率信号对数据信号进行取样以取得数据内容。因此，如何准确地取样自内存读取的数据为影响内存控制器产品优劣的关键因素。

技术实现要素：

本发明公开一种控制器，包括输入/输出电路以及参考电压产生电路。输入/输出电路包括多个接收电路，其中各接收电路用以接收及处理各数据位，以产生对应的各输出位。参考电压产生电路耦接至输入/输出电路，包括多个电路单元，用以提供多个参考电压。电路单元的其中一者耦接接收电路的其中一者，用以提供参考电压至对应的接收电路，并且接收电路根据参考电压处理数据位。

本发明公开一种参考电压产生方法，适用于控制器，其中控制器包括输入/输出电路与参考电压产生电路，输入/输出电路包括多个接收电路，用以接收及处理多个数据位，参考电压产生电路包括多个电路单元，该方法包括：由各电路单元提供各参考电压至对应的各接收电路；以及由各接收电路根据对应的参考电压处理对应的各数据位，以产生各输出位。

附图说明

图1是本发明的一实施例所述的控制器方块图。

图2是本发明的一实施例所述的输入/输出电路与参考电压产生电路示意图。

图3是本发明的一实施例所述的一接收电路与一电路单元的等效电路图。

图4是本发明的一实施例所述的一控制器与外接内存的示意图。

图5是本发明的一实施例所述的参考电压产生方法流程图。

图6是本发明的一实施例所述的电压校正方法流程图。

图7是本发明的一实施例所述的参考电压产生电路中电容与电阻的设计示意图。

图8是本发明的一实施例所述的参考电压与系统高电压的电压比值与频率变化的关系图。

具体实施方式

为使本发明的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明。

图1是根据本发明的一实施例所述的控制器方块图。根据本发明的一实施例，控制器100可为内存控制器或者控制器芯片，例如，ddr控制器，用以控制ddr的运作。

控制器100可至少包括输入/输出电路110、参考电压产生电路120、逻辑电路130以及监测电路140。为了清楚陈述本发明的概念，图1所显示的是一简化过的方块图，其中仅与本发明相关的组件显示于图中。然而，值得注意的是，控制器100当可包含其他未显示于图中的组件，因此本发明并不限于图1所显示的内容。

一般而言，控制器100可透过至少一个信道自外接的内存装置接收数据及/或传送数据至外接的内存装置。一个信道可用以传送八个字节(byte)的数据，而各字节包含八位(bit)的数据。

根据本发明的一实施例，输入/输出电路110可包括多个接收电路(图1中未示)，其中各接收电路用以接收及处理一位的数据(一数据位)，根据此数据位产生一输出位。

根据本发明的一实施例，参考电压产生电路120耦接至输入/输出电路110，包括多个电路单元，用以提供多个参考电压。值得注意的是，根据本发明的一实施例，参考电压产生电路120可为各接收电路提供对应的参考电压，因此，于本发明的实施例中，各接收电路可自不同的电路单元接收对应的参考电压，并根据接收到的参考电压处理数据位，以产生对应的输出位。换言之，于本发明的实施例中，参考电压可以是独立地针对每位产生、调整与控制，以下将有更详细的介绍。

逻辑电路130耦接至参考电压产生电路120，用以控制电路单元的运作，其中根据本发明的一实施例，各电路单元被独立地控制，使参考电压产生电路可产生具有相同或不同电平值的多个参考电压。

监测电路140耦接至输入/输出电路110，以在电压校正流程监测各接收电路所产生的输出位。

监测电路140还耦接至逻辑电路130，用以将监测各接收电路所产生的输出位的结果反馈至逻辑电路130，作为逻辑电路130进一步控制参考电压产生电路120的电路单元运作的依据。

图2是根据本发明的一实施例所述的输入/输出电路与参考电压产生电路示意图。输入/输出电路210可包括多个接收电路，例如，接收电路211-0、211-1、…211-6与211-7。参考电压产生电路220可包括主电路221与多个子电路，例如子电路222-0、222-1、…222-6与222-7。根据本发明的一实施例，主电路210与一个子电路可组成一个电路单元，一个电路单元对应一个接收电路，用以提供对应的参考电压至对应的接收电路。

如图2所示，子电路222-0、222-1、…222-6与222-7分别耦接至接收电路211-0、211-1、…211-6与211-7，用以提供其所产生的参考电压至对应的接收电路，并且使得接收电路根据接收到的参考电压处理数据位。

根据本发明的一实施例，主电路可耦接至系统高电压vdd与接地电压gnd，根据该系统高电压vdd与接地电压gnd分别为子电路提供高电压以及低电压。子电路根据该高电压与低电压产生对应的参考电压。

主电路与子电路可分别包含多个主动组件及/或被动组件，以及至少一个开关装置，其中该些组件可等效为一个电阻串，藉由控制开关装置，可调整输出的参考电压的电平值。

值得注意的是，为了清楚陈述本发明的概念，图2是处理一字节数据的输入/输出电路与参考电压产生电路示意图，但本发明并不限于仅配置这样数量的接收电路与电路单元。如上述，接收电路与电路单元的数量可根据所需的通道的数量而决定。

图3是根据本发明的一实施例所述的接收电路与一个电路单元的等效电路图。如图所示，该个电路单元320包含主电路321与一个子电路322。如上述，主电路321包含多个主动组件及/或被动组件，以及至少一个开关装置。如上述，该个子电路322也包含多个主动组件及/或被动组件。因主动组件及/或被动组件可等效为一个电阻串，故图3的等效电路图中，主电路321与该个子电路322可分别等效为包含至少一个电阻串。

如图3所示，该个子电路322还包含一个多路选择器mux。逻辑电路130可控制该电路单元320中主电路321的开关装置中各开关的通断，以及控制该电路单元320中该个子电路322的多路选择器mux使该个子电路322输出被设定至最佳电平值的参考电压vref。根据本发明的一实施例，所述的最佳电平值为可使对应的接收电路311具有最大工作范围或最小错误率的该参考电压vref的电平值。

如图3所示，接收电路311可包含处理电路rx，用以根据接收到的参考电压vref处理数据位data，以产生输出位zi。由于参考电压vref于电压校正流程皆已被设定至最佳电平值，因此，接收电路的处理效能与准确度可有效地提升。以下段落将针对上述电压校正流程做更详细的介绍。

图4是根据本发明的一实施例所述的控制器与外接内存的示意图。为简化说明，控制器400内仅显示部分的输入/输出电路与参考电压产生电路。如图所示，控制器400的输入/输出电路自外接内存450的发送端接收一字节的数据，包含八个数据位dq<0>、dq<1>…dq<7>。参考电压产生电路可针对各接收电路产生对应的参考电压vref<0>、vref<1>…vref<7>。如此，各接收电路可根据各自的参考电压处理接收到的数据位。

图5是根据本发明的一实施例所述的参考电压产生方法流程图。此流程图可适用于如第1-4图所示的控制器。首先，由参考电压产生电路的各电路单元提供参考电压至对应的接收电路(步骤s502)。接着，由各接收电路根据对应的参考电压处理对应的数据位，以产生对应的输出位(步骤s504)。

根据本发明的一实施例，于控制器上电时，可先执行电压校正流程，用以为各接收电路所需的参考电压vref找出最佳电平值。待找出最佳电平值后，逻辑电路130可根据对应的最佳电平值控制各电路单元，使得各电路单元所输出的参考电压的电平值被设定为对应的接收电路所决定的最佳电平值。

图6是根据本发明的一实施例所述的电压校正方法流程图。根据本发明的一实施例，于电压校正流程中，逻辑电路130或监测电路140可提供既定数据至输入/输出电路(步骤s602)，其中既定数据具有已知的内容，例如，特定的测试脉冲，并且可包含多个数据位，输入/输出电路110的各接收电路可用以接收该既定数据对应的各数据位。接着，逻辑电路130可控制参考电压产生电路120的各电路单元调整参考电压的电平值，使得各电路单元依序输出具有不同电平值的参考电压(步骤s604)。举例而言，各电路单元以既定电压步长(例如，5mv)将参考电压的电平值自接地电压gnd逐渐增加至系统高电压vdd。

接着，参考电压产生电路120的各电路单元依序将具有不同电平值的参考电压提供给输入/输出电路110的对应的接收电路(步骤s606)，使输入/输出电路110的各接收电路依序根据具有不同电平值的参考电压处理数据位。最后，由监测电路140监测各接收电路所产生的输出位的内容，为各接收电路决定最佳电平值(步骤s608)。

举例而言，于步骤s608中，监测电路140可监测输入/输出电路110的各接收电路于一段时间所产生的输出位的内容，例如，监测电路140可以既定时间步长(例如，7ps)在多个时间点取样输出位的内容，并将之纪录在表格中。所述表格可为一矩阵，用以纪录输入/输出电路110的各接收电路根据各个不同的参考电压的电平值，在一段时间内的数个时间点所产生的输出位的内容。当输出位的内容与前述既定数据的内容相符，代表在此电平值之下，接收电路可成功接收并取样(或处理)数据位。当输出位的内容与既定数据的内容不符，代表在此电平值之下，接收电路无法成功接收并取样(或处理)数据位。

监测电路140可于纪录完成后，观察表格中哪个电平值的参考电压可使接收电路具有最大工作范围。所述最大工作范围，是指相同的条件(例如，时间长度与数据内容)下，接收电路可成功接收并取样(或处理)数据位数量最多。换言之，监测电路140可观察表格中哪个电平值的参考电压可使接收电路的输出位错误率最小，或者使输出位的眼图具有最宽的时间轴距。

待为各接收电路决定最佳电平值后，耦接至逻辑电路130的监测电路140便可将之反馈至逻辑电路130，便于逻辑电路130将之应用于参考电压产生电路中所对应的电路单元，使得各电路单元所输出的参考电压的电平值被直接设定为最佳电平值。

值得注意的是，于本发明的实施例中，参考电压的电平值的控制与调整为按位(perbit)的控制与调整。因此，用以处理不同位的接收电路可接收具有不同(或相同)电平值的参考电压，并且可根据具有不同(或相同)电平值的参考电压处理对应的数据位。

此外，值得注意的是，于传统控制器的设计中，用以提供参考电压的电路被配置于芯片外部，例如，介于如图4所示的控制器400与内存450之间，且配置于控制器芯片外部，但这种设计不仅会增加封装及物料成本，且控制器芯片需要额外的脚位接收参考电压。此外，也容易将印刷电路板上的噪声引入芯片中。相较于传统的设计，于本发明的实施例中，参考电压产生电路被配置于控制器芯片内，可有效改善传统将电路配置于芯片外部的缺点。

此外，值得注意的是，于传统控制器的设计中，一个字节的输入/输出电路通常会共享同一个参考电压。然而，由于制造误差的存在，一个字节内每个位需要的参考电压实际上存在一定差异。如果共用同一个参考电压，会使每个输出位的偏移(skew)增大。相较于传统的设计，于本发明的实施例中，参考电压的电平值的控制与调整为逐位(perbit)的控制与调整。因此，用以处理不同位的接收电路可接收具有不同(或相同)电平值的参考电压，并且可根据具有不同(或相同)电平值的参考电压处理对应的数据位。如此一来，可有效降低输出位的偏移(skew)。

此外，由于内存的传输速率要求持续被提高，即系统高电压被要求降低，因此每个数据位的传输时间变得更短，电压调节的精确度必须要比以往更为精细。因应此需求，于本发明的实施例中，每个数据位的输入/输出电路都配置独立的电路单元提供参考电压，并透过逻辑电路130来控制各电路单元，不仅可有效降低输出位的偏移，也可提升电压调节的精确度，符合现今内存技术的需求。

此外，相较于先前的设计，本发明所提出的控制器更具有电路面积小，且功耗低等的优势。

此外，根据本发明的另一实施例，藉由适当的设计电容值，更可以有效提高各电路单元对于电源变动的跟随能力(powernoisetrackingcapability)。

图7是根据本发明的一实施例所述的参考电压产生电路中电容与电阻的设计示意图。图中电阻r1代表一个电路单元中，自系统高电压vdd至参考电压vref输出端的等效电阻，电阻r2代表电路单元中自参考电压vref输出端至接地端gnd的等效电阻。电容c1代表电路单元中自系统高电压vdd至参考电压vref输出端的等效电容，电容c2代表电路单元中自参考电压vref输出端至接地端的等效电容。其中参考电压vref、电阻r1与r2、以及电容c1与c2的关系如下:

vref＝

vdd*{[r2*(1+s*r1*c1)]/[r1+r2+s*r1*r2*(c1+c2)]}式(1)

极点wp＝{[r1+r2]/[r1*r2*(c1+c2)]}式(2)

零点wz＝1/(r1*c1)式(3)

其中s＝jw，w为角频率，w＝2πf，f为频率。

藉由根据以上三式进行电路设计，于参考电压产生电路中加入适当的电容，可使各电路单元在更宽的频率范围内，有效跟随系统高电压的变化，进而有效提高各电路单元对于电源变动的跟随能力(powernoisetrackingcapability)。

图8是根据本发明的一实施例所述的参考电压vref与系统高电压vdd的电压比值与频率变化的关系图，图中线801显示传统设计所得到的结果，线802显示根据本发明的实施例设计参考电压产生电路所得到的结果。由图中可清楚看出，参考电压vref与系统高电压vdd的电压比值并不会随着频率增加而变化，而是能维持定值，代表对于电源变动跟随能力的有效提高。

本发明的上述实施例能够以多种方式执行，例如使用硬件、软件或其结合来执行。熟悉此项技艺者应了解执行上述功能的任何组件或组件的集合可被视为一个或多个控制上述功能的处理器。此一个或多个处理器可以多种方式执行，例如藉由指定硬件，或使用微码或软件来编程的通用硬件来执行上述功能。

虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许改动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。