基于PLL时钟模块的直流电压控制电路的制作方法

技术特征：

1.一种基于PLL时钟模块的直流电压控制电路，其特征在于：该控制电路由时钟生成电路、PLL时钟模块电路、脉宽发生电路和或选通电路组成；其中，

时钟生成电路对输入时钟信号倍频后输出基础时钟信号至直流电压调制电路；脉宽发生电路在零时延时钟的控制下输出粗调脉宽信号至PLL时钟模块电路；PLL时钟模块电路输出基础时钟信号的零时延时钟信号至脉宽发生电路，并对基础时钟信号时延产生延时时钟信号，粗调脉宽信号在延时时钟信号的控制下生成延时脉宽信号；粗调脉宽信号和延时脉宽信号经或选通电路输出最终的直流电压控制信号。

2.根据权利要求1所述的基于PLL时钟模块的直流电压控制电路，其特征在于：所述PLL时钟模块电路由1个PLL和1个D触发器组成，PLL输出基础时钟信号的零时延时钟信号至脉宽发生电路，同时实现对基础时钟信号进行相位分辨率为360°/32＝11.25°的精确时延，产生延时时钟信号，粗调脉宽信号在延时时钟信号的控制下生成延时脉宽信号。

3.根据权利要求1所述的基于PLL时钟模块的直流电压控制电路，其特征在于：所述时钟生成电路由倍频器对输入时钟信号倍频生成基础时钟信号。

4.根据权利要求1所述的基于PLL时钟模块的直流电压控制电路，其特征在于：所述脉宽发生电路由脉宽发生器在零时延时钟信号的控制下并经由数个D触发器产生粗调脉宽信号，实现脉宽的粗调。

5.根据权利要求1所述的基于PLL时钟模块的直流电压控制电路，其特征在于：所述或选通电路由查找表(LUT)实现逻辑或功能，粗调脉宽信号和延时脉宽信号经LUT输出最终的直流电压控制信号。