一种带隙基准电压源的制作方法

本发明实施例涉及模拟集成电路技术领域，尤其涉及一种带隙基准电压源。

背景技术：

带隙基准电压源广泛应用于振荡器、锁相环、电源管理和数据转换器等各种模拟和数模混合集成电路中，它的作用是为电路其他模块提供一个对电源电压、温度、工艺等弱相关的基准电压。随着标准CMOS工艺进入深亚微米时代，晶体管的栅氧厚度越来越薄，这就要求电源电压必须随着工艺的进步而下降。同时器件的本征增益也随着工艺的进步而变小。因此，模拟集成电路遇到了越来越大的挑战。此外，基于电池的移动设备迅速增加，由于电池的能量有限，因此功耗问题越来越成为应用于便携式设备的集成电路设计瓶颈。

为了适应工艺的进步和低功耗电路设计的需求，带隙基准电压源必须降低功耗。为了降低带隙基准电压源系统的功耗，最直接的方法是增加电阻的阻值，从而使电路中每条支路的电流降低。而电阻值增大会造成芯片面积的增大和生产成本的增加。从以上分析可以得出，传统电流模式带隙基准电压源的功耗和面积相互影响，且不可调和。降低功耗的同时必然会增大面积和生产成本。

技术实现要素：

本发明提供一种带隙基准电压源，以实现在不增加带隙基准电压源占用芯片面积的基础上降低带隙基准电压源的功耗，或在不增加带隙基准电压源的功耗的情况下降低带隙基准电压源占用芯片的面积，从而降低了生产成本。

第一方面，本发明实施例提供了一种带隙基准电压源，包括：

电流镜，包括偏置端、第一电流输出端、第二电流输出端、第三电流输出端和第四电流输出端；

运算放大器，其反向输入端与所述第一电流输出端电连接，正向输入端与第二电流输出端电连接，输出端与所述偏置端电连接；

三极管，其第一极与所述第一电流输出端电连接，基极以及第二极电连接第一电源；

电流源产生电路，其第一端与所述运算放大器的正向输入端电连接，第二端与所述第一电源电连接；

第一正温度电压产生电路，包括第一端、第二端和第三端，其第一端与所述第三电流输出端电连接，用于产生正比于温度的电压；

负温度电压产生电路，其第一端与所述第一正温度电压产生电路的第二端电连接，第二端与所述第一电源电连接，用于产生反正比于温度的电压；

第二正温度电压产生电路，其第一端与所述第四电流输出端电连接，第二端与所述第一正温度电压产生电路的第三端电连接，第三端与所述带隙基准电压源的输出端电连接，用于产生正比于温度的电压；

其中，所述负温度电压产生电路的电压与所述电流源产生电路的电压成比例，所述第一正温度电压产生电路产生的电压、所述负温度电压产生电路产生的电压和所述第二正温度电压产生电路产生的电压叠加输出至所述带隙基准电压源的输出端。

具体地，所述电流镜包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；

所述第一晶体管至第四晶体管的栅极与所述偏置端电连接，源极与第二电源电连接，所述第一晶体管的漏极与所述第一电流输出端电连接，所述第二晶体管的漏极与所述第二电流输出端电连接，所述第三晶体管的漏极与所述第三电流输出端电连接，所述第四晶体管的漏极与所述第四电流输出端电连接。

具体地，所述第一晶体管与第二晶体管的宽长比相等，所述第三晶体管与第四晶体管的宽长比相等，所述第一晶体管的宽长比是所述第三晶体管的宽长比的2倍。

具体地，所述带隙基准电压源，还包括：

启动电路，所述启动电路的第一端和第二端分别与第一电源和第二电源电连接，所述启动电路的第三端与所述偏置端电连接，第四端与所述运算放大器的反向输入端电连接。

具体地，所述启动电路包括第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管；

所述第五晶体管和第六晶体管的栅极与所述偏置端电连接，所述第五晶体管的源极与所述第二电源电连接，所述第五晶体管的漏极和所述第六晶体管的漏极与所述第十晶体管的栅极电连接，所述第六晶体管的源极与所述第七晶体管的漏极电连接；

所述第七晶体管至第九晶体管的栅极与自身的漏极电连接，所述第七晶体管的源极与所述第八晶体管的漏极电连接，所述第八晶体管的源极与所述第九晶体管的漏极电连接，所述第九的晶体管的源极与所述第一电源电连接；

所述第十晶体管的源极与所述第二电源线电连接，漏极与所述运算放大器的反向输入端电连接。

具体地，所述第一正温度电压产生电路和所述第二正温度电压产生电路相同；

所述第一正温度电压产生电路包括第十一晶体管和第十二晶体管，所述第十一晶体管的栅极、漏极以及所述第十二晶体管的栅极与所述第一正温度电压产生电路的第一端电连接，所述第十一晶体管的源极和所述第十二晶体管的漏极与所述第一正温度电压产生电路的第三端电连接，所述第十二晶体管的源极与所述第一正温度电压产生电路的第二端电连接；

所述第二正温度电压产生电路包括第十三晶体管和第十四晶体管，所述第十三晶体管的栅极、漏极以及所述第十四晶体管的栅极与所述第二正温度电压产生电路的第一端电连接，所述第十三晶体管的源极和所述第十四晶体管的漏极与所述第二正温度电压产生电路的第三端电连接，所述第十四晶体管的源极与所述第二正温度电压产生电路的第二端电连接。

具体地，所述电流源产生电路包括至少两个第十五晶体管，所述每个第十五晶体管的栅极与漏极电连接，源极依次与下一个第十五晶体管的漏极电连接；所述至少两个第十五晶体管中第一个第十五晶体管的栅极与所述电流源产生电路的第一端电连接，所述至少两个第十五晶体管中最后一个第十五晶体管的源极与所述电流源产生电路的第二端电连接。

具体地，所述负温度电压产生电路包括第十六晶体管，所述第十六晶体管的栅极与漏极电连接，并与所述第一正温度电压产生电路的第二端电连接，所述第十六晶体管的源极与所述第一电源电连接。

具体地，所述电流源产生电路、第一正温度电压产生电路、第二正温度电压产生电路和负温度电压产生电路中的各晶体管均工作在亚阈值区。

具体地，所述电流源产生电路中的至少两个第十五晶体管与所述第十六晶体管的宽长比相同。

本发明通过电流镜镜像电流源产生电路的电流输入到正温度电压产生电路和负温度电压产生电路，并设置负温度电压产生电路的阻抗与电流源产生电路的阻抗成比例，使负温度电压产生电路的电压与三极管的发射极和基极之间的电压差成比例，在不增加功耗的情况下降低了负温度电压产生电路的负温度系数，同时减小了正温度系数，因此减小了带隙基准电压源占用芯片的面积。当不改变带隙基准电压源占用芯片面积时可以使通过带隙基准电压源的电流很小，降低功耗。

附图说明

图1是现有技术中的一种带隙基准电压源的结构示意图；

图2是本发明实施例提供的一种带隙基准电压源的结构示意图；

图3是本发明实施例提供的另一种带隙基准电压源的结构示意图；

图4是本发明实施例提供的一种输出电压随电源电压的变化趋势图；

图5是本发明实施例提供的一种带隙基准电压源消耗的电流随电源电压的变化趋势图；

图6是本发明实施例提供的一种输出电压随温度的变化趋势图；

图7是本发明实施例提供的一种带隙基准电压源的电源抑制比的效果图；

图8是本发明实施例提供的一种运算放大器的电路结构示意图；

图9为本发明实施例提供的另一种带隙基准电压源的结构示意图；

图10为本发明实施例提供的另一种带隙基准电压源的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1是现有技术中的一种带隙基准电压源的结构示意图，如图1所示，运算放大器OPA、晶体管M1和晶体管M2组成高增益的反馈回路，使得运算放大器OPA的反向输入端A和正向输入端B的电压相等，即VA＝VB，其中VA为运算放大器OPA的反向输入端A的电压，VB为运算放大器OPA的正向输入端B的电压。晶体管M1-M3组成电流镜，同时晶体管M1-M3的宽长比相同且栅极电压相连，因此流过晶体管M1-M3的电流相等，即I1＝I2＝I3。因两个电阻R2的电压相等，因此流过两个电阻R2的电流值相等，即I1b＝I2b，从而I1a＝I2a。电阻R1两端的正温度系数电压VP如下式所示：

其中VEB2和VEB1分别为三极管Q2和Q1的发射极与基极的电压差，N为三极管Q1与Q2发射极的面积比，k为玻尔兹曼常数，q为单位电荷的电量，

VT(＝kT/q)为热电压。由于流过晶体管M3的电流I3＝I2＝I2a+I2b，因此带隙基准电压源电流镜所消耗的电流IM为：

输出端电压Vref如下式所示：

由于VT为正温度系数，VEB2为负温度系数，合理的调节系数R2/R1*lnN的大小，便可以实现输出电压Vref在一定温度下随温度的变化为零，从而为整个芯片提供一个随温度变化很小的基准电压源。当Vref对温度T的导数为0时，Vref随温度的变化为0，如下式所示：

其中，KN为VEB2随温度变化的斜率且为负值，即为负温度电压变化的斜率。所以当公式(4)为0时，如下式所示：

Vref随温度的变化为0。从公式(2)可以看出，为了降低功耗，需要减小VTlnN/R1的比值。因此需要增大R1的电阻，由于R2/R1*lnN的值是一个固定值，增大R1的同时也需要增大R2的值。同样，为了不改变输出电压Vref的值，从公式(3)可以看出，增大R2的同时也需要增大R3的值，这样R1，R2和R3的电阻值增大会造成芯片面积的增大和生产成本的增加。从以上分析可以得出，传统电流模式带隙基准电压源的功耗和面积相互影响，且不可调和。降低功耗的同时必然会增大面积和生产成本。

图2为本发明实施例提供的一种带隙基准电压源的结构示意图，如图2所示，该带隙基准电压源包括：

电流镜210，包括偏置端Bias、第一电流输出端out1、第二电流输出端out2、第三电流输出端out3和第四电流输出端out4。

运算放大器OPA，其反向输入端A与第一电流输出端out1电连接，正向输入端B与第二电流输出端out2电连接，输出端与偏置端Bias电连接。

三极管Q3，其第一极与第一电流输出端out1电连接，基极以及第二极电连接第一电源VSS。

电流源产生电路220，其第一端与运算放大器OPA的正向输入端B电连接，第二端与第一电源电连接VSS。

第一正温度电压产生电路230，包括第一端a1、第二端a2和第三端a3，其第一端a1与第三电流输出端out3电连接，用于产生正比于温度的电压。

负温度电压产生电路240，其第一端b1与第一正温度电压产生电路230的第二端a2电连接，第二端b2与第一电源VSS电连接，用于产生反比于温度的电压。

第二正温度电压产生电路250，其第一端c1与第四电流输出端out4电连接，第二端c2与第一正温度电压产生电路230的第三端a3电连接，第三端c3与带隙基准电压源的输出端Vref电连接，用于产生正比于温度的电压。

其中，负温度电压产生电路240的电压与电流源产生电路220的电压成比例，第一正温度电压产生电路230产生的电压、负温度电压产生电路240产生的电压和第二正温度电压产生电路250产生的电压叠加输出至带隙基准电压源的输出端Vref。

当带隙基准电压源处于工作状态下，三极管Q3导通，运算放大器OPA正常工作，运算放大器OPA的正向输入端B和反向输入端A的两点电压相等，即VA＝VB。电流源产生电路220两端的电压与三极管Q3的发射极和基极之间的电压差即VBE相等，电流源产生电路220产生的电流与电流源产生电路220的阻抗的乘积等于三极管Q3的VBE，电流源产生电路220的阻抗值越大，产生的电流越小。为了降低带隙基准电压源的功耗，在不增加带隙基准电压源占用芯片面积的基础上设置电流源产生电路220的阻抗值比较大。电流镜210用于镜像电流源产生电路220产生的电流，使电流镜210的第三电流输出端out3和第四电流输出端out4输出的电流之和等于电流源产生电路220输出的电流。因此可以设置电流镜210的第三电流输出端out3和第四电流输出端out4输出的电流均是电流源产生电路220输出的电流的一半，即是电流镜210的第二电流输出端out2的电流的一半。因此电流镜210的第三电流输出端out3和第四电流输出端out4输出的电流之和同样与三极管Q3的VBE成比例。电流镜210的第三电流输出端out3和第四电流输出端out4输出的电流分别流入第一正温度电压产生电路230和第二正温度电压产生电路250，第一正温度电压产生电路230和第二正温度电压产生电路250输出的电流共同流入负温度电压产生电路240，因此流过负温度电压产生电路240的电流与电流源产生电路220的电流相等。设置负温度电压产生电路240的阻抗与电流源产生电路220的阻抗成比例，则负温度电压产生电路240的电压与三极管Q3的VBE成正比，因此可以在不增加功耗的情况下降低了负温度系数。当负温度电压产生电路240的负温度系数、第一正温度电压产生电路230的正温度系数和第二正温度电压产生电路250的正温度系数之和为零时，带隙基准电压源的输出端Vref输出的电压与温度无关。因此当负温度系数减小时，正温度系数同样减小，因此相应的减小带隙基准电压源占用芯片的面积。或者当不改变带隙基准电压源占用芯片的面积的情况下可以降低带隙基准电压源的功耗。

本实施例的技术方案，通过电流镜镜像电流源产生电路的电流输入到正温度电压产生电路和负温度电压产生电路，并设置负温度电压产生电路的阻抗与电流源产生电路的阻抗成比例，使负温度电压产生电路的电压与三极管的发射极和基极之间的电压差成比例，在不增加功耗的情况下降低了负温度电压产生电路的负温度系数，同时减小了正温度系数，因此减小了带隙基准电压源占用芯片的面积。

图3为本发明实施例提供的另一种带隙基准电压源的结构示意图，在上述各实施例的基础上，电流镜210包括第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4。

第一晶体管T1至第四晶体管T4的栅极与偏置端Bias电连接，源极与第二电源VDD电连接，第一晶体管T1的漏极与第一电流输出端out1电连接，第二晶体管T2的漏极与第二电流输出端out2电连接，第三晶体管T3的漏极与第三电流输出端out3电连接，第四晶体管T4的漏极与第四电流输出端out4电连接。

第一晶体管T1至第四晶体管T4的栅极与偏置端Bias电连接，源极与第二电源VDD电连接，因此第一晶体管T1至第四晶体管T4同时导通，且栅源之间的电压也相等。设置第一晶体管T1至第四晶体管T4的宽长比，可控制第一晶体管T1至第四晶体管T4的漏极输出的电流成比例。示例性地，设置第一晶体管T1和第二晶体管T2的宽长比相等，则第一电流输出端out1和第二电流输出端out2输出的电流相等。设置第三晶体管T3和第四晶体管T4的宽长比相等，则第三电流输出端out3和第四电流输出端out4输出的电流相等。当第一晶体管T1是第三晶体管T3的宽长比的2倍时，第一晶体管T1的导通电阻是第三晶体管T3的导通电阻的一半，因此第一晶体管T1的导通电流是第三晶体管T3的导通电流的2倍。

第一晶体管T1至第四晶体管T4均工作在亚阈值区，使流过晶体管的亚阈电流较小，却很好地受栅极电压控制，因此可以降低各晶体管的功耗。

电流镜210还可以包括晶体管M5，晶体管M5的栅极与偏置端Bias电连接，源极与第二电源VDD电连接，晶体管M5与第一晶体管T1至第四晶体管T4同时导通或关断，且晶体管M5的宽长比与第三晶体管T3的宽长比相同，用于带隙基准电压源工作时对运算放大器OPA提供偏置电流。

如图3所示，示例性地，第一电源接地，第二电源提供一个正电压，用于导通带隙基准电压源内的各个晶体管。

本实施例的技术方案，通过设置电流镜中第一晶体管至第四晶体管的宽长比，控制流经第一晶体管和第四晶体管的电流之间的关系，从而实现电流镜镜像电流源产生电路的电流至第一正温度电压产生电路、负温度电压产生电路和第二正温度电压产生电路。并设置负温度电压产生电路的阻抗与电流源产生电路的阻抗成比例，使负温度电压产生电路的电压与三极管的发射极和基极之间的电压差成比例，在不增加功耗的情况下降低了负温度电压产生电路的负温度系数，同时减小了正温度系数，因此减小了带隙基准电压源占用芯片的面积。

继续参考图3，在上述实施例的基础上，第一正温度电压产生电路230和第二正温度电压产生电路250相同。

第一正温度电压产生电路230包括第十一晶体管T11和第十二晶体管T12，第十一晶体管T11的栅极、漏极以及第十二晶体管T12的栅极与第一正温度电压产生电路230的第一端a1电连接，第十一晶体管T11的源极和第十二晶体管T12的漏极与第一正温度电压产生电路230的第三端a3电连接，第十二晶体管T12的源极与第一正温度电压产生电路230的第二端a2电连接。

第二正温度电压产生电路250包括第十三晶体管T13和第十四晶体管T14，第十三晶体管T13的栅极、漏极以及第十四晶体管T14的栅极与第二正温度电压产生电路250的第一端c1电连接，第十三晶体管T13的源极和第十四晶体管T14的漏极与第二正温度电压产生电路250的第三端c3电连接，第十四晶体管T14的源极与第二正温度电压产生电路250的第二端c2电连接。

晶体管亚阈值区域的漏极电流ID与其栅源电压VGS和漏源电压VDS的关系式如下：

其中K＝W/L是晶体管的宽长比，μ为载流子的迁移率,COX为栅极与氧化层之间的电容,VT(＝kBT/q)为热电压，kB为玻尔兹曼常数，T为绝对温度，q为单位电子的电荷量，VTH为MOS晶体管的阈值电压，η(＝1+Cd/Cox)为亚阈值区域的斜坡因子。当VDS>0.1V时，电流ID基本上与VDS无关，且表达式如下：

第十一晶体管T11至第十四晶体管T14均工作在亚阈值区，且漏源电压大于0.1V。第十一晶体管T11和第十二晶体管T12的栅长相同，因此第十一晶体管T11和第十二晶体管T12的阈值电压近似相等，因此第十一晶体管T11的漏源电压，即第一正温度电压产生电路的正温度电压VP1可以由公式(7)推导得出如下式所示：

其中，VGS12和VGS11分别是第十二晶体管T12和第十一晶体管T11的栅源电压，K11和K12分别是第十一晶体管T11和第十二晶体管T12的宽长比。同理，第二正温度电压产生电路产生的电压VP2即第十四晶体管T14的漏源电压如下式所示：

其中，VGS14和VGS13分别是第十四晶体管T14和第十三晶体管T13的栅源电压，K13和K14分别是第十三晶体管T13和第十四晶体管T14的宽长比。

继续参考图3，在上述实施例的基础上，电流源产生电路220包括至少两个第十五晶体管T15，每个第十五晶体管T15的栅极与漏极电连接，源极依次与下一个第十五晶体管T15的漏极电连接；至少两个第十五晶体管T15中第一个第十五晶体管T15的栅极与电流源产生电路220的第一端电连接，至少两个第十五晶体管T15中最后一个第十五晶体管T15的源极与电流源产生电路220的第二端电连接。

如图3所示，电流源产生电路220示例性地包括三个第十五晶体管T15，这三个第十五晶体管的宽长比相同。且每个第十五晶体管T15的栅极与漏极相连，使第十五晶体管T15相当于具有高阻抗的电阻工作，每个第十五晶体管T15的源极依次与下一个第十五晶体管T15的漏极电连接，使三个第十五晶体管T15串联进行分压。因三个第十五晶体管T15的宽长比相同，导通电阻相等，因此每个第十五晶体管T15的漏源电压相等。运算放大器OPA的正向输入端B和反向输入端A两点电压相等，即VA＝VB，且等于三极管的VBE。所以每个第十五晶体管T15的漏源电压等于三分之一的VBE。三个第十五晶体管T15工作在亚阈值区，且漏源电压大于0.1V。所以流经三个第十五晶体管T15的电流I如下式所示：

其中K15为第十五晶体管T15的宽长比。因带隙基准电压所消耗的电流是由电流I决定的，且I是由工作在亚阈值区域的第十五晶体管T15决定的，因第十五晶体管T15的栅漏连接，第十五晶体管T15的导通电阻很大，所以电流I很小，约为2nA。图4是本发明实施例提供的一种输出电压随电源电压的变化趋势图。如图4所示，横坐标表示电源电压值，单位是伏(V)，纵坐标表示带隙基准电压源的输出电压值，单位是毫伏(mV)。可以看出当电源电压从0.64V到1.8V时，电路正常工作且输出电压为371mV，且电源电压的线性调整率为0.7％。图5是本发明实施例提供的一种带隙基准电压源消耗的电流随电源电压的变化趋势图，如图5所示，横坐标表示电源电压值，单位是伏(V)，纵坐标表示带隙基准电压源消耗的电流值，单位是纳安(nA)。当电源电压为0.7V时，电流为16nA且功耗为11nW。同时，电流源产生电路仅有3个第十五晶体管T15，所以消耗的芯片面积很小，且可以降低生产成本。

继续参考图3，在上述实施例的基础上，负温度电压产生电路240包括第十六晶体管T16，第十六晶体管T16的栅极与漏极电连接，并与第一正温度电压产生电路230的第二端a2电连接，第十六晶体管T16的源极与第一电源VSS电连接。

负温度电压产生电路240的电流是电流镜210的第三电流输出端out3输出的电流和第四电流输出端out4输出的电流之和，第三电流输出端out3输出的电流和第四电流输出端out4输出的电流均是第二电流输出端out2的一半，因此流过负温度电压产生电路240的电流等于电流产生电路220的电流。设置第十六晶体管T16的宽长比与第十五晶体管T15的宽长比相同，因此第十六晶体管T16的漏源电压与第十五晶体管T15的漏源电压相等，等于三分之一的VBE。第一正温度电压产生电路230产生的电压、负温度电压产生电路240产生的电压和第二正温度电压产生电路250产生的电压叠加输出至带隙基准电压源的输出端Vref，因此输出端Vref的电压为：

从公式(11)可以看出，VEB为负温度电压，VT为正温度电压。当Vref对温度T的导数为0时，Vref随温度的变化为0。通过对公式(11)求导可得：

其中，KN为三极管VEB随温度变化的斜率且为负值。所以当公式(12)为0时，如下式所示：

Vref不随温度变化。图6是本发明实施例提供的一种输出电压随温度的变化趋势图，如图6所示，横坐标表示温度，单位是摄氏度(℃)，纵坐标表示带隙基准电压源的输出电压，单位是毫伏(mV)。由图6可以计算得出此电路的温度系数约为31ppm/℃。从公式(13)可以看出，负温度电压的斜率为KN/3。相比于现有技术中的带隙基准电压源中负温度电压的斜率KN(如公式(5)所示)，本发明实施例中的负温度电压斜率的绝对值减小到了KN/3。当负温度电压斜率的绝对值变小时，正温度的补偿系数也会相应减小。所以会相应的减小芯片面积。

在上述实施例的基础上，优选的设置第一正温度电压产生电路230和第二正温度电压产生电路250相同。

从公式(13)可以看出，通过调整(K11K13)/(K12K14)的值，可以得到一个在特定温度范围内与温度无关的电压。由于正温度电压是由第一正温度电压产生电路的电压和第二正温度电压产生电路的电压串联组成，因此正温度系数是两个正温度电源的系数K11/K12与K13/K14的乘积，这样对于固定的正温度系数而言，可以有效的减小K11/K12与K13/K14的比值，从而减小芯片的面积和降低成本。当第一正温度电压产生电路230和第二正温度电压产生电路250相同时，K11/K12与K13/K14相等，两个正温度电压产生电路的正温度系数的乘积最大，因此减小的芯片面积最大。

运算放大器OPA与第一晶体管T1和第二T2组成了一个反馈回路。在这个反馈回路中，有两个高阻结点，其中一个是在运算放大器OPA的输出端C点，另一个在运算放大器OPA的同相输入端B点。这就产生了两个高增益的放大级，因此就需要频率补偿以稳定此环路。如图3所示，在电流镜210的偏置端Bias和第二电源VDD之间串联一个补偿电容Cc，在运算放大器OPA、第一晶体管T1和第二晶体管T2组成的反馈环路中，补偿电容Cc可使反馈环路保持稳定，可以有效的提高输出电压Vref的电源抑制比。图7是本发明实施例提供的一种带隙基准电压源的电源抑制比的效果图，如图7所示，横坐标表示频率，单位是赫兹(Hz)，纵坐标表示电源抑制比，单位是分贝(dB)。当频率为10KHz时，电源抑制比约为-75dB。

图8是本发明实施例提供的一种运算放大器的电路结构示意图，如图8所示，运算放大器包括偏置电路201和核心电路202。偏置电路201由晶体管MB1至晶体管MB6组成，晶体管MB1的源极和晶体管MB2的源极与第三电源连接，晶体管MB1的栅极和晶体管MB1的漏极与晶体管MB2的栅极连接，且与图3所示的M5的漏极连接。MB3和MB4的栅极与MB3的漏极连接，且与MB2的漏极连接。MB3和MB4的源极接第四电源。MB4的漏极与MB5的栅极和漏极连接。MB5的源极与MB6的漏极和栅极相连，MB6的源极与第三电源连接。

核心电路202由晶体管MA1-MA9组成，MA1的栅极与MB3和MB4的栅极连接，源极接第四电源，漏极与MA2和MA3的源极连接。MA2的栅极与运算放大器OPA的同向输入端B端连接，漏极与MA4的漏极和MA6的源极连接。MA3的栅极与运算放大器OPA的反向输入端A端相连，漏极与MA5的漏极和MA7的源极连接。MA4和MA5的栅极与MB1和MB2的栅极连接，MA4和MA5的源极与第三电源连接。MA6和MA7的栅极与MB5的栅极连接，MA6的漏极与MA8的漏极、栅极和MA9的栅极连接。MA7的漏极与MA9的漏极连接，且与运算放大器OPA的输出端C连接。MA8和MA9的源极与第四电源连接。运算放大器OPA的偏置电流采取自偏置的形式可以提高基准电压源的电源抑制比。

如图8所示，示例性地，第三电源接地，第四电源的电压为正电压，例如5V、12V。

需要说明的是，第三电源与第一电源可以一致，第四电源与第二电压可以一致。

图9为本发明实施例提供的另一种带隙基准电压源的结构示意图，如图9所示，该带隙基准电压源还包括：

启动电路260，包括第一端d1和第二端d2，启动电路260的第一端d1与偏置端Bias电连接，第二端d2与运算放大器OPA的反向输入端A电连接。

启动电路260只在带隙基准电压源上电时发挥作用，启动电路260提供一个脉冲信号使电流源产生电路220和运算放大器OPA正常工作，并产生较小的电流。当带隙基准电压源正常工作后，启动电路260停止工作，从而避免了启动电路260对带隙基准电压源产生影响。

本实施例的技术方案，通过启动电路使带隙基准电压源中的电流源产生电路和运算放大器正常工作，从而使带隙基准电压源正常工作。

图10为本发明实施例提供的另一种带隙基准电压源的结构示意图，如图10所示，本实施例在上述实施例的基础上，启动电路260包括第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9和第十晶体管T10。

第五晶体管T5和第六晶体管T6的栅极与偏置端Bias电连接，第五晶体管T5的源极与第二电源VDD电连接，第五晶体管T5的漏极和第六晶体管T6的漏极与第十晶体管T10的栅极电连接，第六晶体管T6的源极与第七晶体管T7的漏极电连接。

第七晶体管T7至第九晶体管T9的栅极与自身的漏极电连接，第七晶体管T7的源极与第八晶体管T8的漏极电连接，第八晶体管T8的源极与第九晶体管T9的漏极电连接，第九晶体管T9的源极与第一电源VSS电连接。

第十晶体管T10的源极与第二电源VDD电连接，漏极与运算放大器OPA的反向输入端A电连接。

第五晶体管T5和第六晶体管T6组成一个反相器，第七晶体管T7至第九晶体管T9的栅漏连接，等效为三个二极管，第七晶体管T7至第九晶体管T9组成三个二极管串联，可以合理设置第五晶体管T5和第六晶体管T6组成的反相器的翻转点，使得带隙基准电压源正常工作时，反相器内的导通电流很小，从而有助于降低启动电路的功耗。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。