形图。 【【具体实施方式】】
[0021] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实 施方式对本发明作进一步详细的说明。
[0022] 此处所称的"一个实施例"或"实施例"是指可包含于本发明至少一个实现方式中 的特定特征、结构或特性。在本说明书中不同地方出现的"在一个实施例中"并非均指同一 个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文 中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
[0023] 请参考图2所示，其为本发明在一个实施例中的低压差电压调节器的电路示意 图。图2中的低压差电压调节器包括功率管MP5、误差放大器EA，反馈电压采样电路210、控 制晶体管220、使能端EN、输出电容C1、控制开关S1和输出端V0。
[0024] 所述功率管MP5的源极与电源端VIN相连，其漏极与输出端V0相连，其栅极与误 差放大器EA的输出端相连，误差放大器EA的第二输入端与参考电压VR相连；所述反馈电 压采样电路210的输入端与输出端V0相连，所述反馈电压采样电路210的输出端与所述误 差放大器EA的第一输入端相连，所述反馈电压采样电路210用于采样所述输出端V0的电 压并输出反馈电压FB;所述控制晶体管220的第一连接端与电源端VIN相连，其第二连接 端与功率管MP5的栅极相连，其控制端与使能端EN相连；所述控制开关S1和输出电容C1 依次连接于所述输出端V0和接地端GND之间，所述控制开关S1的控制端与所述使能端EN 相连；所述使能端EN用于接收使能信号，所述使能信号可W为第一逻辑电平和第二逻辑电 平。
[002引在图2所示的实施例中，所述功率管MP5为PM0S晶体管；所述误差放大器EA的 第一输入端为正相输入端，其第二输入端为负相输入端；所述控制晶体管220为PM0S晶体 管MP2,所述控制晶体管220的第一连接端为源极，其第二连接端为漏极，其控制端为栅极； 所述反馈电压采样电路210包括串联于所述输出端VO和接地端GND之间的电阻R2和电阻R1，电阻R2和电阻R1之间的连接节点为所述反馈电压采样电路210的输出端。在另一个 实施例中，图2中的PM0S晶体管MP2也可替换为PNP双极型晶体管，该PNP双极型晶体管 的第一连接端为射极，其第二连接端为集电极，其控制端为基极。
[0026] 为了便于理解本发明，W下具体介绍图2所示的低压差电压调节器的工作原理。
[0027]当所述使能信号EN为第一逻辑电平（或称为非使能控制信号）时，其使控制晶体 管220导通，将功率管MP5的栅极电压拉高至电源电压VIN，从而关断功率管MP5,实现关闭 图2所示的低压差电压调节器，同时，该第一逻辑电平使控制开关S1关断，W切断输出电容 C1与输出端V0的连接，该样可W防止输出电容C1上的电荷通过电阻R1、R2和负载LOAD(即 被供电电路）漏电，W实现在低压差电压调节器关闭后，输出电容C1上的电荷数可继续维 持为工作时的电荷数。
[0028]当所述使能信号EN为第二逻辑电平（或称为使能控制信号）时，其使控制晶体管 220关断，此时，功率管MP5的栅极电压受误差放大器EA的输出端控制，同时，该第二逻辑电 平使控制开关S1导通，W实现输出电容C1与输出端V0相连，从而实现重启低压差电压调 节器。
[0029] 综上可知，由于在关闭图2所示的低压差电压调节器时，输出电容C1上的电荷未 被消耗，因此，在重启时，低压差电压调节器也不需要对输出电容C1补充电荷，就可W使得 输出电容C1上的电压达到负载LOAD所需要的工作电压VTR，该样可W节省上述【背景技术】 中，低压差电压调节器在不断关闭和重启过程（即间歇式工作过程）中，在输出电容C1上 额外消耗的能量，从而进一步降低系统的平均功耗。
[0030] 为了避免在上述关闭和重启过程中，低压差电压调节器的输出电压V0出现过冲 或波动，图2所示的低压差电压调节器在控制开关S1的控制端和使能端EN之间还设置有 逻辑控制电路230,所述逻辑控制电路230的第一输入端1与使能端EN相连，其第二输入 端2与输出端V0相连，其第S输入端3与输出电容C1和控制开关S1之间的连接节点VI 相连，其输出端与所述控制开关S1的控制端相连。当所述使能信号EN为第二逻辑电平，且 V0 > (Vl-Vos)时，所述逻辑控制电路230控制开关S1导通，否则，控制开关S1关断，其中， VI为连接节点VI的电压值，V0为输出端V0的电压值，Vos为预先设定的偏差电压。也就是 说，逻辑控制电路230的作用是：当所述使能信号EN为第一逻辑电平时（此时，低压差电压 调节器关闭），所述逻辑控制电路230使控制开关S1关断；当所述使能信号EN为第二逻辑 电平时（此时，低压差电压调节器重启），若输出端的电压V〇< (Vl-Vos)，则所述逻辑控制 电路230继续控制开关S1关断，若输出端的电压V0升高至接近Vl-Vos(即V0 > (Vl-Vos)) 时，所述逻辑控制电路230控制开关S1导通。在一个实施例中，所述偏差电压Vos的取值 范围为；〇 <Vos< 50mV(毫伏）。
[0031] 在图2所示的实施例中，所述逻辑控制电路230包括比较器Comp、电压源V0S和逻 辑单元232。所述比较器Comp的第一输入端与输出端V0相连，其第二输入端与电压源V0S 的负极相连，该电压源V0S的正极与所述连接节点VI相连，比较器Comp的输出端与逻辑单 元232的一个输入端相连；所述逻辑单元232的另一个输入端与使能端EN相连，所述逻辑 单元232的输出端与控制开关S1的控制端相连，所述电压源V0S的电压值为上述偏差电压 的电压值。
[0032]在图2所示的具体实施例中，所述比较器Comp的第一输入端为正相输入端，其第 二输入端为负相输入端；所述逻辑单元232包括与口AND2 ;使能信号EN的第一逻辑电平为 低电平，其第二逻辑电平为高电平。当使能信号EN为低电平时，PM0S晶体管MP2导通，低 压差电压调节器关闭，同时，使能信号EN为低电平控制与口AND2的输出端输出低电平，使 控制开关S1关断；当使能信号EN为高电平时，PM0S晶体管MP2关断，低压差电压调节器重 启，若输出端的电压V0 < (Vl-Vos)，则比较器Comp输出低电平，与口AND2输出低电平，使 控制开关S1继续关断，若输出端V0的电压升高至接近Vl-Vos(即V0> (Vl-Vos))时，比 较器Comp输出高电平，与口AND2输出高电平，使控制开关S1导通，从而实现输出电容C1 与输出端V0相连，在此设计偏差电压Vos的目的之一是，实现在低压差电压调节器正常工 作时（此时，输出端V0的电压和节点VI的电压相等），比较器Comp仍然输出高电平，W维 持控制开关S1导通，从而保持输出电容C1与输出端V0相连。
[003引请参考图3所示，其为图2所示的低压差电压调节器中的输出端V0在使能信号EN变为高电平后的启动波形图。从图3可知，当使能信号EN刚变为高电平时，输出端V0的电 压为0V，低于Vl-Vos，比较器Comp输出低电平，输出电容C1与输出端V0的连接被切断，此 时，低压差电压调节器对输出端V0的充电速度很快；当输出端V0的电压升高至Vl-Vos时， 比较器Comp输出高电平，导致输出电容C1与输出端V0相连，此后，电压差电压调节器对输 出端V0的充电速度变慢，直到升高到等于负载LOAD的工作电压VTR，然后，稳定于工作电压 VTR的电压值。由此可知，在此设计偏差电压Vos的目的之二是，可W在低压差电压调节器 的重启过程中，