一种高带宽高电源纹波抑制比的低压差线性稳压器电路的制作方法
【技术领域】
[0001] 本发明属于电源管理芯片设计技术领域，具体涉及一种高带宽高电源纹波抑制比 的低压差线性稳压器电路。
【背景技术】
[0002] 低压差线性稳压器是电源管理芯片中的一类重要电路，具有输出纹波小、电路结 构简单、占用芯片面积小、功耗低、无需电感便于集成等优点，被广泛应用在便携式电子设 备、无线能量传输系统等领域中，作为DC-DC、AC-DC等开关电源电路的下一级稳压器，它可 以减小输出纹波以获得更为稳定的输出电压。传统的LDO结构如图1所示，包括一个误差 放大器、一个电压缓冲级、一个功率管、两个反馈电阻和一个输出电容，它通过电压负反馈 实现输出电压的调整。
[0003] 稳定的电源电压对于对噪声敏感的模拟电路或射频电路极为重要，因此，LDO的电 源纹波抑制比（PSR)至关重要。随着集成电路的快速发展，芯片工作频率也越来越高。为 了满足频率越来越高的应用要求，需要设计高带宽高PSR的LD0。
[0004] 对于LDO的PSR改善问题，目前已有很多研究。早在2004年，Vishal Gupta等提 出了一个阻抗分压模型，该模型表明通过增加 LDO输入到输出的等效阻抗或者减小输出等 效阻抗可以提高PSR。根据这一模型，很多PSR增强技术应运而生。如通过增加功率管堆栈 来增加输入到输出的等效阻抗，这实际上是加强了输入输出信号通路的隔离，但这同时会 增加 LDO的输入输出压降，使LDO转换效率大为下降，还会增加芯片面积。又如通过增加环 路增益和环路带宽来减小输出等效阻抗，但这需要设计高增益高带宽的误差放大器，由于 环路稳定性问题，很难同时实现高增益和高带宽，而且高带宽需求将增大电路静态功耗。近 年来，出现了一种更有效的PSR增强技术：电源纹波前馈。这种技术的核心思想是把电源纹 波前馈到功率管栅极，使功率管栅源之间的小信号压差理想情况下为〇,从而抑制输入纹波 出现在LDO输出端，达到提高PSR的目的。这种方法直接针对电源纹波主路径来消除纹波， 结构简单，可以实现低功耗设计，而且对环路零极点分布基本没有影响，因此很多高PSR的 LDO都采用了这种技术，但前馈的具体实现方式不同，前馈的效果和电路总体性能也不同。 最简单的前馈方法是用二极管连接的MOSFET把电源纹波前馈到功率管栅极，但这种方法 由于功率管栅极处的电容较大，前馈带宽受限制，所以只能改善低频PSR。EEl-Nozahi等 提出用误差放大器来实现前馈通路，结构如图2所示，该结构可以同时改善中低频PSR，能 达到IOMHz下仍有-56dB的PSR，但这种电压模式的前馈方法需要一个把前馈信号和反馈信 号相加的运算放大器，电路结构比较复杂，消耗较大芯片面积，且需要50uA的静态电流。
【发明内容】
[0005] 本发明的目的是解决现有技术的缺陷，提供一种能实现宽频带范围内的高PSR^i 耗低、面积小的低功耗高带宽高电源纹波抑制比的低压差线性稳压器电路，采用的技术方 案如下：
[0006] 一种高带宽高电源纹波抑制比的低压差线性稳压器电路，包括误差放大器、二极 管接法的负载管M h、滤波电容Ch、PM0S晶体管MpPMOS晶体管M2、PM0S晶体管M 3、功率管MP、 反馈电阻、PMOS晶体管Ms、补偿电阻Rz、补偿电容C z、输出电容Q和负载电阻Rp所述误差 放大器负输入端接基准电压V"f，正输入端接反馈电压V fb，输出端与PMOS晶体管M1的栅极 电连接，所述PMOS晶体管M1的源极分别与PMOS晶体管M 2的漏极、功率管M P的栅极和PMOS 晶体管Ms的栅极电连接，所述PMOS晶体管M3的漏极分别与PMOS晶体管心的栅极和二极管 接法的负载管M h的漏极电连接，所述二极管接法的负载管Mh的源极接地，所述反馈电阻、输 出电容Q和负载电阻I分别与功率管M P的漏极和地电连接，所述补偿电阻R z分别与功率 管Mp的漏极和PMOS晶体管M s的漏极电连接，所述补偿电容C 2分别与PMOS晶体管M s的漏 极和误差放大器的正输入端电连接，所述PMOS晶体管M3的栅极接偏置电流V blas，所述PMOS 晶体管Ms、PMOS晶体管MP、PMOS晶体管MjP PMOS晶体管M 3的源极均接输入电压，所述滤 波电容Ch分别接输入电压和PMOS晶体管M 2的栅极。
[0007] 作为优选，所述反馈电阻包括互相串联的电阻心和Rf2。
[0008] 作为优选，所述晶体管乂和^的尺寸满足：当
时，式子
的分母近似为零，其中gnil为晶体 管吣的跨导，gni2为晶体管^的跨导，rdSiPS功率管Mp的沟道电阻， gniiP为功率管Mp的跨 导，
为反馈系数，
为功率管Mp栅极处的小信号电压， Ch为滤波电容，g_为二极管接法的负载管跨导，A(S)为误差放大器的开环传输函数， ZJs)为LDO的等效输出阻抗，s为复频率。
[0009] 作为优选，所述晶体管凡的尺寸为M P的1/K。
[0010] 作为优选，所述误差放大器包括NMOS晶体管M4、M5、M 1(]、M11和M 13，还包括PMOS晶 体管M6、M7、Ms、M 9和M 12，所述晶体管M4、M5、M1Q、M 11和M 13的源极均接地，所述晶体管M 4的漏 极和仏的栅极均接电流源负极，所述晶体管M 6、M#P M 12的源极和电流源正极均接输入电压 Vin，所述晶体管M4的栅极与^的栅极电连接，所述晶体管M5的漏极分别与晶体管M 6的漏极 和栅极、17的栅极和M 12的栅极电连接，所述晶体管M 6的栅极还与M 7的栅极电连接，所述晶 体管M7的漏极分别与M 8和M 9的源极电连接，所述M 8和M 9的源极互相电连接，所述晶体管 M8的栅极接基准电压，漏极分别与晶体管M i。的漏极、栅极和M η的栅极电连接，所述M i。的 栅极还与M11的栅极电连接，所述晶体管M n的漏极分别与M 9的漏极和M 13的栅极电连接，所 述晶体管M13的漏极与M 12的漏极电连接。
[0011] 作为优选，所述晶体管MjPM6的栅长设计使得电路满足.·其中， rds5为晶体管M 5的沟道电阻，g "6为晶体管M 6的跨导。
[0012] 本发明中，跨导单位为A/V，阻抗的单位为Ω，电容的单位为F。
[0013] 与现有技术相比，本发明的有益效果：
[0014] 1、本发明采用嵌入式的电源纹波前馈技术来提高中低频PSR，嵌入式的电源纹波 前馈电路复用了传统结构中的缓冲级，且用高通滤波器来给％做DC偏置，基本没有额外静 态功耗，也基本不增加芯片面积。
[0015] 2、采用嵌入式的双零点补偿技术，给PSR的传输函数引入一对中频复极点，改善 了中高频PSR。
[0016] 3、所采用的嵌入式电源纹波前馈技术基本不对环路零极点分布产生影响，降低了 设计难度，可应用于多种LDO拓扑结构中。
[0017] 4、结构简单，芯片面积小，功耗低，只需要IOuA的静态电流。
【附图说明】
[0018] 图1是传统的LDO结构示意图；
[0019] 图2是M. El-Nozahi提出的LDO结构示意图；
[0020] 图3是本发明的LDO结构示意图；
[0021] 图4是本发明的误差放大器电路图；
[0022] 图5是本发明的LDO的PSR仿真结果图。
【具体实施方式】
[0023] 下面结合附图和实施例对本发明作进一步详细描述。
[0024] 实施例：如图3所示，一种高带宽高电源纹波抑制比的低压差线性稳压器电路，包 括误差放大器、二极管接法的负载管M h、滤波电容Ch、PMOS晶体管M1、PMOS晶体管M2、PMOS 晶体管M3、功率管MP、反馈电阻、PMOS晶体管Ms、补偿电阻R z、补偿电容Cz、输出电容Q和 负载电阻&，所述误差放大器负输入端接基准电压V" f，正输入端接反馈电压Vfb，输出端与 PMOS晶体管M1的栅极电连接，所述PMOS晶体管M i的源极分别与PMOS晶体管M 2的漏极、功 率管Mp的栅极和PMOS晶体管M s的栅极电连接，所述PMOS晶体管M 3的漏极分别与PMOS晶 体管M2的栅极和二极管接法的负载管M h的漏极电连接，所述二极管接法的负载管M h的源 极接地，所述反馈电阻、输出电容Q和负载电阻I分别与功率管M P的漏极和地电连接，所 述补偿电阻艮分别与功率管M P的漏极和PMOS晶体管M s的漏极电连接，所述补偿电容C 2分 别与PMOS晶体管Ms的漏极和误差放大器的正输入端电连接，所述PMOS晶体管M 3的栅极接 偏置电流Vblas，所述PMOS晶体管Ms、PMOS晶体管M P、PMOS晶体管％和PMOS晶体管M 3的源 极均接输入电压，所述滤波电容Ch分别接输入电压和PMOS晶体管M 2的栅极。
[0025] 所述反馈电阻包括互相串联的电阻心和Rf2。
[0026] 共漏放大管M1、共栅放大管M2、偏置管M3、二极管接法的负载管M h和滤波电容C #且 成嵌入式的电源纹波前馈电路，M1为传统LDO的缓冲级，用于提高误差放大器对功率管栅极 的驱动能力，并把功率管栅极处的非主极点往高频推；M 2S偏置管，为M ^是供偏置电流。
[0027] MJP M2同时执行着图2中的前馈放大器的功能：当M2的栅极电压为交流地时，M2 为共栅放大器，把电源纹波信号按一定增益前馈到功率管栅极；由于M1为共漏接法，在心源 极处的等效阻抗为l/ gnil，所以从输入到功率管栅极的低频小信号增益为gd/g^
[0028] MJP心也同时执行着图2中的加法运算放大器的功能：前馈信号和反馈信号