通过 电流模式在功率管栅极处相加。
[0029] 从图3中可知，电源纹波前馈电路嵌入在缓冲级中，无需额外的静态功耗。
[0030] M#P M h用于为M 2提供静态偏置，同时M 3為和C 3且成高通滤波器，使M 2的栅极电 压为交流地。为了使高通滤波器的阻带频率更高，只需要很小的电容即可，节省芯片面积， 又不显著增加该节点的延迟。
[0031] 根据电路知识可得，整个嵌入式的电源纹波前馈电路的传输函数为：
[0032]
(.1)
[0033] 在考虑深亚微米工艺下的功率管的沟道电阻的条件下，加入嵌入式的电源纹波前 馈电路的PSR传输函数为：
[0034]
(.2)
[0035] 其中gml为晶体管^的跨导，gm2为晶体管11 2的跨导，为反馈系数， A(S)为误差放大器的开环传输函数，ZJs)为等效输出阻抗。
[0036] 设计晶体管MJPM2的尺寸，使得
，式⑵的分母可以近似为 零，即低频PSR理想情况下可以无限小。
[0037] 可知，与传统结构相比，本发明的低频PSR提高了 改善后的 ， 低频PSR为：
[0038]
(3；)
[0039] 功率管MP、采样管Ms、补偿电阻Rz、补偿电容C z、反馈电阻RfJP Rf2、输出电容Q组 成嵌入式的双零点补偿电路。
[0040] Mp为功率管，Ms为采样管，M 5用来采样功率管的电流。本实施例中，M 5的尺寸为M P 的1/K，由于Mp和M 5的栅源电压相等，则流过M s的电流为流过M P的电流的1/K。M s采样得 到与负载电流相关的电流，再通过补偿电阻Rz和补偿电容Cz注入到反馈电阻网络中。Rfl 和Rf2为反馈电阻，Q为输出电容，C Jg于设置电路主极点以保证环路稳定性，并把高频纹 波耦合到地。可知，整个反馈网络的传输函数为： CN 105138064 A 1冗 P月卞> 5/6 页
[0041]
.(4):
[0042] 由（4)可知，反馈网络引入了一对零点和一个极点，双零点补偿技术是嵌入在反 馈网络中的。
[0043] 忽略高频零极点，整个电路的环路增益可近似为：
[0044]
(5)
[0045] 传统结构往往用输出电容的等效串联电阻（ESR)引入的零点做补偿，但要把ESR 零点设在低频处，需要大的ESR，这一方面会减小高频纹波到地的耦合，影响高频PSR，另一 方面还会使得瞬态响应性能变差。本实施例不采用ESR零点补偿的方法来保证环路稳定 性，而是用一个小ESR的输出电容，用反馈网络引入的双零点来补偿非主极点。由式（5)可 知，环路增益主要有两个零点和三个极点，只要设计合适的K、C z、馬使两个零点与两个非主 极点相抵消，即相当于一个单极点系统，可以获得足够的相位裕度，保证了环路稳定，并拓 宽了环路单位增益频率（UGF)。本实施例所用的嵌入式电源纹波前馈技术基本不对环路零 极点分布产生影响，降低了设计难度，可应用于多种LDO拓扑结构中。
[0046] 双零点补偿技术实际上是通过扩展LDO的环路UGF，达到改善LDO中高频PSR的目 的。
[0047] 本实施例的闭环等效输出阻抗为：
[0048]
(6)
[0049] 由式（6)可知，反馈网络引入的双零点拓宽了 UGF，减缓了中高频环路增益的下 降，也就减缓了等效输出阻抗的上升。根据阻抗分压模型，越小的等效输出阻抗意味着越小 的PSR，而传统LDO中高频PSR变差是因为环路增益减小之后等效输出阻抗增大了。所以双 零点补偿技术可以改善中高频PSR，且对低频PSR没有影响。
[0050] 引入双零点补偿技术的PSR传输函数为：
[0051]
[0052] 在PSR的传输函数中，零点会使PSR变大，而极点会使PSR减小，即改善PSR。由 (7)可以看到，由反馈网络引入的双零点在PSR的传输函数中产生了一对复极点，这对复极 点使PSR曲线往下降。设计合适的K、C z、Rz就能设定这对复极点的位置，即PSR改善的拐 点。为了权衡PSR性能和环路稳定性，本实施例的电路中该复极点的位置设置在IOOkHz左 右。
[0053] 如图4所示，所述误差放大器包括NMOS晶体管M4、M5、M 1Q、M11和M 13，还包括PMOS 晶体管M6、M7、Ms、M9和M 12，所述晶体管M4、M5、M1()、M 11和M 13的源极均接地，所述晶体管M 4的 漏极和仏的栅极均接电流源负极，所述晶体管M 6、M#P M 12的源极和电流源正极均接输入电 压Vin，所述晶体管M4的栅极与M 5的栅极电连接，所述晶体管M 5的漏极分别与晶体管M 6的 漏极和栅极、17的栅极和M 12的栅极电连接，所述晶体管M 6的栅极还与M 7的栅极电连接，所 述晶体管M7的漏极分别与M 8和M 9的源极电连接，所述M 8和M 9的源极互相电连接，所述晶 体管M8的栅极接基准电压，漏极分别与晶体管M 1。的漏极、栅极和M11的栅极电连接，所述Miq 的栅极还与M11的栅极电连接，所述晶体管M η的漏极分别与M 9的漏极和M 13的栅极电连接， 所述晶体管M13的漏极与M 12的漏极电连接。
[0054] 该误差放大器为传统的两级运算放大器结构，14、15、1 6为偏置管，为运算放大器提 供电流偏置。M7、Ms、M9、M 1(]、M11为一级放大器，M 7为尾电流偏置管，M 8和M 9为第一级差分输 入管，M1。和M η为电流镜负载。M 12和M 13为二级放大器，M 12为电流偏置管，M 13为第二级共 源放大管。
[0055] 所述晶体管MjPM6的栅长设计使得电路满足
：其中，rds5为晶 体管M5的沟道电阻，gm6为晶体管M 6的跨导。
【主权项】
1. 一种高带宽高电源纹波抑制比的低压差线性稳压器电路，其特征在于，包括误差放 大器、二极管接法的负载管Mh、滤波电容Ch、PMOS晶体管HMOS晶体管M2、PM0S晶体管M3、 功率管MP、反馈电阻、PMOS晶体管Ms、补偿电阻Rz、补偿电容Cz、输出电容Q和负载电阻Ry 所述误差放大器负输入端接基准电压V"f，正输入端接反馈电压Vfb，输出端与PMOS晶体管 M1的栅极电连接，所述PMOS晶体管M1的源极分别与PMOS晶体管M2的漏极、功率管Mp的栅 极和PMOS晶体管Ms的栅极电连接，所述PMOS晶体管M3的漏极分别与PMOS晶体管M2的栅 极和二极管接法的负载管Mh的漏极电连接，所述二极管接法的负载管Mh的源极接地，所述 反馈电阻、输出电容Q和负载电阻L分别与功率管Mp的漏极和地电连接，所述补偿电阻Rz 分别与功率管Mp的漏极和PMOS晶体管Ms的漏极电连接，所述补偿电容Cz分别与PMOS晶体 管Ms的漏极和误差放大器的正输入端电连接，所述PMOS晶体管M3的栅极接偏置电流Vblas， 所述PMOS晶体管Ms、PMOS晶体管MP、PMOS晶体管％和PMOS晶体管M3的源极均接输入电 压，所述滤波电容Ch分别接输入电压和PMOS晶体管M2的栅极。2. 根据权利要求1所述的一种高带宽高电源纹波抑制比的低压差线性稳压器电路，其 特征在于，所述反馈电阻包括互相串联的电阻RfJPRf2。3. 根据权利要求1所述的一种高带宽高电源纹波抑制比的低压差线性稳压器滤波电容，Snih为二极管接法的负载管M^勺跨导，A(s)为误差放大器的开环传输函数，ZJs) 为LDO的等效输出阻抗。4. 根据权利要求1所述的一种高带宽高电源纹波抑制比的低压差线性稳压器电路，其 特征在于，所述晶体管凡的尺寸为Mp的1/K。5. 根据权利要求1所述的一种高带宽高电源纹波抑制比的低压差线性稳压器电路，其 特征在于，所述误差放大器包括匪〇3晶体管仏1 511。111和^3，还包括？1?)3晶体管11 7、 18、19和^2，所述晶体管14為。為 1和13的源极均接地，所述晶体管^的漏极和^的栅 极均接电流源负极，所述晶体管M6、M#PM12的源极和电流源正极均接输入电压Vin，所述晶 体管M4的栅极与M5的栅极电连接，所述晶体管M5的漏极分别与晶体管M6的漏极和栅极、M7 的栅极和M12的栅极电连接，所述晶体管M6的栅极还与M7的栅极电连接，所述晶体管M7的 漏极分别与仏和M9的源极电连接，所述M8和M9的源极互相电连接，所述晶体管Ms的栅极 接基准电压，漏极分别与晶体管M1。的漏极、栅极和Mn的栅极电连接，所述Mi。的栅极还与 M11的栅极电连接，所述晶体管Mn的漏极分别与M9的漏极和M13的栅极电连接，所述晶体管 M13的漏极与M12的漏极电连接。6.根据权利要求1所述的一种高带宽高电源纹波抑制比的低压差线性稳压器电路，其特征在于，所述晶体管仏和M 6的栅长设计使得电路满足 其中，rds5为晶 :， 体管M5的沟道电阻，gm6为晶体管M 6的跨导。
【专利摘要】本发明公开一种高带宽高电源纹波抑制比的低压差线性稳压器电路，采用嵌入式的电源纹波前馈技术来提高中低频PSR，采用嵌入式的双零点补偿技术，给PSR的传输函数引入一对中频复极点，提高了中高频PSR，从而实现了宽频率范围下的高PSR。本发明的电路结构简单，芯片面积小，功耗低，只需要10uA的静态电流。
【IPC分类】G05F1/56
【公开号】CN105138064
【申请号】CN201510471333
【发明人】郭建平, 陈柳燕, 陈弟虎, 陈敏
【申请人】广东顺德中山大学卡内基梅隆大学国际联合研究院, 中山大学
【公开日】2015年12月9日
【申请日】2015年8月4日