电流偏置电路的制作方法
【技术领域】
[0001]本发明涉及一种半导体集成电路，特别是涉及一种电流偏置电路。
【背景技术】
[0002]电流偏置电路在集成电路中被广泛应用，如图1所示，是现有第一种电流偏置电路图；图1中PM0S管MP1和MP2互为镜像组成顶端电流镜，NM0S管MN1和MN2互为镜像组成底端电流镜，顶端电流镜和底端电流镜的PM0S管和NM0S管分别连接形成2条电流路径，其中NM0S管丽2的源极和地之间连接电阻Rl，NM0S管丽1的源极接地；NM0S管丽1的漏极和栅极连接NM0S管丽2的栅极，连接点为节点NBIAS。PM0S管MP1的栅极连接PM0S管MP2的栅极和漏极，连接点为节点PBIAS，PM0S管MP1和MP2的源极连接电源电压VDDA。
[0003]由PM0S管MP1和MP2和NM0S管丽1和丽2组成环路，环路说明如下:如果从节点PBIAS处断开即PM0S管MP2的栅极和漏极断开，设PM0S管MP1的栅极为输入，PM0S管MP2和NM0S管的丽2的漏极为输出，则路径:输入到PM0S管MP1到NM0S管丽1到NM0S管丽2和电阻R1到输出(即In_MPl_MNl_(MN2+Rl)_out)形成正反馈，而路径:输入到PM0S管MP2到输出(即In_MP2_out)形成负反馈；环路的总体是正反馈还是负反馈，由上述两条路径决定，环路要实现稳定输出，则要求环路为负反馈，这需要通过调节NM0S管MN1和NM0S管MN2沟道的宽长比的比例即1:K和电阻R1的值实现。
[0004]电源电压VDDA上电后，由PM0S管ΡΜ1和NM0S管丽1组成的电流路径的电流和由PM0S管ΡΜ2和NM0S管丽2组成的电流路径的电流成比例，而NM0S管丽1的栅源电压和NM0S管丽2的栅源电压不相等，利用成比例的电流和栅源电压差能使由PM0S管ΡΜ1和NM0S管丽1组成的电流路径的电流和电源电压无关，也即形成基准电流，由于镜像关系可知由PM0S管ΡΜ2和NM0S管丽2组成的电流路径的电流也和电源电压无关。
[0005]如图1所示的现有第一种电流偏置电路的缺点是，由PM0S管ΡΜ1和NM0S管丽1组成的电流路径的电流和由PM0S管ΡΜ2和NM0S管丽2组成的电流路径的电流都不是很稳定，也即实际值相对于所要设定的值会有较大的偏差。为了提高两条电流路径中的电流的稳定性，现有技术中采用了如图2所示的现有第二种电流偏置电路，在图1的基础上，第二种电流偏置电路在PM0S管ΜΡ1和NM0S管ΜΝ1的路径上增加了 PM0S管MP4，而在PM0S管ΜΡ2和NM0S管ΜΝ2的路径上增加了 NM0S管ΜΝ4，由PM0S管ΜΡ1和MP4组成共源共栅结构(Cascode)，其中PM0S管MP4的栅极即节点PB2的偏置电压由偏置路径提供，偏置路径由PM0S管MP3和NM0S管MN3串联而成；由NM0S管MN2和NM0S管MN4组成共源共栅结构，其中NM0S管MN4直接选用native NMOS管；native NMOS管直接形成于外延层中的NM0S管，不需要制作阱区，故native NMOS管的阈值电压为零或负值，也即native NMOS在接近0的栅极偏压就能导通，所以选用native NM0S管后，NM0S管MN4不需要单独设置偏置路径，将NM0S管MN4的栅极直接和NM0S管丽1的栅极连接即可。由图2可知，PM0S管MP1和MP4组成的共源共栅结构能使PM0S管MP1的漏极电压稳定，原因为PM0S管MP1的漏极电压等于PM0S管MP4的源极电压，而PM0S管MP4的源极电压约等于栅极电压(相差一个阈值电压)，而PMOS管MP4的栅极电压直接连接比较恒定的偏置电压，故最终能使PM0S管MP1的漏极电压稳定；同理，NM0S管MN2和MN4组成的共源共栅结构能使NM0S管MN2的漏极电压稳定。PM0S管MP1的漏极电压和NM0S管丽2的漏极电压稳定能提高两个电流路径的稳定性，最终使实际输出电流和设定的输出电流一致性好。
[0006]图2中由PM0S管MP3和NM0S管丽3组成得到偏置路径直接连接在电源电压和地GNDA之间。其中采用的电阻R1比较大，大电阻的R1会消耗电路的面积，增加成本。
【发明内容】
[0007]本发明所要解决的技术问题是提供一种电流偏置电路，能节约电阻面积，降低成本。
[0008]为解决上述技术问题，本发明提供的电流偏置电路包括:第一电流镜、第二电流镜和偏置路径。
[0009]所述第一电流镜包括互为镜像的第一 PM0S管和第二 PM0S管。
[0010]所述第二电流镜包括互为镜像的第一 NM0S管和第二 NM0S管。
[0011]所述第一 PM0S管的漏极电流通过第三PM0S管和所述第一 NM0S管的漏极电流连接形成第一电流路径。
[0012]所述第二 PM0S管的漏极电流通过第三NM0S管和所述第二 NM0S管的漏极电流连接形成第二电流路径。
[0013]所述第一 NM0S管的源极接地，所述第二 NM0S管的源极和地之间连接有第一电阻；所述第一 NM0S管的漏极和栅极都连接所述第二 NM0S管的栅极。
[0014]所述第一 PM0S管的源极和所述第二 PM0S管的源极都接电源电压，所述第一 PM0S管的栅极连接所述第二 PM0S管的栅极和漏极。
[0015]所述第三PM0S管的源极连接所述第一 PM0S管的漏极，所述第三PM0S管的漏极连接所述第一 NM0S管的漏极电流，所述第三PM0S管的栅极连接第一偏置电压。
[0016]所述第三NM0S管的源极连接所述第二 NM0S管的漏极，所述第三NM0S管的漏极连接所述第二 PM0S管的漏极电流，所述第三NM0S管的栅极连接第二偏置电压。
[0017]所述第一电阻使所述第一 NM0S管的栅源电压和所述第二 NM0S管的栅源电压不相等，利用所述第一 NM0S管和所述第二 NM0S管之间的栅源电压差以及所述第一电流路径和所述第二电流路径的电流成比例的关系使所述第一电流镜和所述第二电流镜形成一个稳定的负反馈环路并输出和电源电压无关的基准电流。
[0018]所述第一 PM0S管和所述第三PM0S管组成第一共源共栅结构，所述第一共源共栅结构使所述第一 PM0S管的漏极电压稳定；所述第二 NM0S管和所述第三NM0S管组成第二共源共栅结构，所述第二共源共栅结构使所述第二 NM0S管的漏极电压稳定；通过使所述第一PM0S管的漏极电压和所述第二 NM0S管的漏极电压稳定来提高所述第一电流路径和所述第二电流路径的电流稳定性。
[0019]所述偏置路径提供所述第一偏置电压到所述第三PM0S管的栅极，所述偏置路径的电流输出端通过所述第一电阻接地，用以增加所述第一电阻通过的电流，从而使所述第一电阻取更小的值就能得到所述基准电流所需的所述第一 NM0S管和所述第二 NM0S管之间的栅源电压差。
[0020]进一步的改进是，所述第三NM0S管选用native NMOS管，所述第三NM0S管的栅极直接连接所述第一 NM0S管的栅极。
[0021]进一步的改进是，所述偏置路径包括第四PM0S管和第四NM0S管，所述第四PM0S管的源极连接电源电压，所述第四PM0S管的栅极和漏极、所述第三PM0S管的栅极以及所述第四NM0S管的漏极连接在一起；所述第四NM0S管的源极连接所述第二 NM0S管的源极，所述第四NM0S管的栅极连接所述第一 NM0S管的栅极。
[0022]本发明通过现有第二种具有共源共栅的电流路径的基础上，通过将偏置路径的电流通过第一电阻接地，相对于于将偏置路径的电流直接接地，本发明增加了第一电阻的电流，使得为了在第一电阻两端获得相等电压时所需要的第一电阻的值会变小，第一电阻的变小能使得电阻面积得到节约，所以本发明能节约电阻面积，降低成本。
[0023]同时，本发明仅是将偏置路径的电流通过第一电阻接地即可实现节约电阻面积，不会对组成环路的两条电流路径产生任何影响，所以不会增加额外的功耗。
【附图说明】
[0024]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0025]图1是现有第一种电流偏置电路图；
[0026]图2是现有第二种电流偏置电路图；
[0027]图3是本发明实施例电流偏置电路图。
【具体实施方式】
[0028]如图3所示，是本发明实施例电流偏置电路图。本发明实施例电流偏置电路包括:第一电流镜、第二电流镜和偏