一种由源端无电极的mosfet器件构成的新型皮安级电流源的制作方法
【技术领域】
[0001]本发明涉及一种电流源，具体是一种由源端无电极的MOSFET器件构成的新型皮安级电流源。
【背景技术】
[0002]随着集成电路工艺尺寸的不断缩小，电路的功耗问题变得越来越严重。在生物芯片领域内，已知人类神经元脉冲电流只有数十皮安培，因此这对生物芯片的电流大小及功耗提出了更为苛刻的要求。此外，人脑芯片近年来也获得了飞速的发展，这些芯片中的一个最重要指标是小电流的处理。当电流低至纳安培以下，这些芯片的设计就会遇到挑战。然而目前的半导体技术在控制这些数十安培电流方面存在诸多障碍，并未很好的解决这一问题。在此背景下，本设计提供了由源端无电极的MOSFET器件构成的新型皮安级电流源，该电流源可提供数十皮安培电流的输出和控制。
【发明内容】
[0003]本发明的目的在于提供一种由源端无电极的MOSFET器件构成的新型皮安级电流源，以解决上述【背景技术】中提出的问题。
[0004]为实现上述目的，本发明提供如下技术方案:
一种由源端无电极的MOSFET器件构成的新型皮安级电流源，包括多个相同型号的MOSFET器件，所述每个相同型号的MOSFET器件上的漏极连接在一起，并接到输出端O，每个MOSFET器件上的衬底电极连接在一起，并接地。
[0005]作为本发明进一步的方案:所述的MOSFET器件为N型或者P型金属氧化物场效应管。
[0006]作为本发明进一步的方案:所述每个MOSFET器件上的栅极各自独立。
[0007]与现有技术相比，本发明的有益效果是:本发明提供了由源端无电极的MOSFET器件构成的新型皮安级电流源，该电流源可提供数十皮安培电流的输出和控制，能够满足生物芯片对电流大小和功耗的苛刻要求；同时也可被制造成相应的集成电路芯片，由于涉及的MOSFET器件和电路与传统的CMOS集成电路工艺有很好的兼容性，因此无需特殊工艺，因此制造成本较低。
【附图说明】
[0008]图1为由源端无电极的MOSFET器件构成的新型皮安级电流源的结构示意图；
图2为五MOSFET器件组成的电子导电型微电流源三角栅压信号加载时序关系；
图3为五MOSFET器件组成的电子导电型微电流源O端漏压Vd加载时序关系；
图4为五MOSFET器件组成的电子导电型微电流源O端输出电流1随着时间变化曲线； 图中:1_栅极、2-漏极、3-衬底电极、4和5为连接导线、6-M0SFET器件。
【具体实施方式】
[0009]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0010]请参阅图1，本发明实施例中，一种由源端无电极的MOSFET器件构成的新型皮安级电流源，包括多个相同型号MOSFET器件6，所述每个相同型号的MOSFET器件6上的漏极2连接在一起，并接到输出端0，每个MOSFET器件6上的衬底电极3连接在一起，并接地。
[0011 ]所述的MOSFET器件6为N型或者P型金属氧化物场效应管。
[0012]所述每个MOSFET器件6上的栅极I各自独立。
[0013]本发明的工作原理是:栅极I电压使得沟道为耗尽状态，同时给输出端O加载一恒定电压，这一电压即施加在每个MOSFET器件6的漏极2电压VD，此Vd使得MOSFET器件6的漏PN结处于反偏状态。这时选择性的施加在某一个或者一些MOSFET器件6的栅极I上三角波电压信号，这时MOSFET器件6沟道中随着栅极I电压Vc的变化会经历耗尽状态而使得界面陷阱起到产生中心的作用会产生出载流子，这些载流子被漏极2收集而形成输出端极低的输出电流脉冲，该电流脉冲可最低至皮安级别。通过选择性控制不同MOSFET器件6的栅极I的电压Vc载入从而控制输出电流的频率及大小。
[0014]本MOSFET器件6具有两种导电类型结构:P型衬底时漏极2输出电流为电子电流，称为电子导电型微电流源;N型衬底时漏极2输出电流为空穴导电电流，这种类型称为空穴导电型微电流源。
[0015]下面以电子导电型微电流源结构为例对本发明进行进一步的阐述:
I)输出端O施加一恒定电压，此电压即为每个MOSFET器件6的正的漏极2电压VD，目的是为了使得漏PN结反偏。
[0016]2)当三角波电压信号选择性的加载在某个MOSFET器件6的栅极I上，这个MOSFET器件6的漏极2即输出一产生电流脉冲信号，该电流脉冲信号为数皮安或者数十皮安，这一电流脉冲信号流出输出端O端，成为输出电流1。
[0017]3)当将栅极I电压上Vg的三角波信号的载入和MOSFET器件6的选择按照一定时序进行控制，则输出的电流脉冲信号即能获得选择性输出，包括频率及幅值的控制。
[0018]下面以5个MOSFET器件6组成的电路对本发明方案做进一步的阐述:
I)取5个N型无源端电极MOSFET栅长为0.28微米，栅氧化层厚度为4nm的对比N型MOSFET器件6。按照图1所示电路进行连接，此时n=5，即构成一个五个MOSFET器件6组成的电子导电型微电流源。此时这5个MOSFET器件6的栅极压I电压分别为Vq，Vg2，Vg3，Vm和Vc5。
[0019]2)衬底电极3接地。三角电压信号的电压区间为O?IV，信号加载时间为2秒。依据图2三角电压信号依次施加在5个MOSFET器件6的栅电极上，时间轴Time上，0、tl、t2、t3、t4和t5分别为加载的时间点，S卩O、tl、t2、t3、t4和t5时间间隔相同，都为2s。
[0020]3)此外，图3所示，O端施加一恒定正电压，其值为Vd=0.2V。
[0021 ] 4)图4为O端电流1随着时间的输出关系，其电流脉冲峰值为14pA，S卩14皮安，而且与输入的栅极I电压VG的时序具有很好的一致性。从图4中可看出，上述电路和信号加载方式实现了皮安级电流的控制。
[0022]对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
[0023]此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
【主权项】
1.一种由源端无电极的MOSFET器件构成的新型皮安级电流源，包括多个相同型号的MOSFET器件(6)，其特征在于，所述每个相同型号的MOSFET器件(6)上的漏极(2)连接在一起，并接到输出端O，每个MOSFET器件(6)上的衬底电极(3 )连接在一起，并接地。2.根据权利要求1所述的由源端无电极的MOSFET器件构成的新型皮安级电流源，其特征在于，所述的MOSFET器件(6)为N型或者P型金属氧化物场效应管。3.根据权利要求1所述的由源端无电极的MOSFET器件构成的新型皮安级电流源，其特征在于，所述每个MOSFET器件(6)上的栅极(I)各自独立。
【专利摘要】本发明公开了一种由源端无电极的MOSFET器件构成的新型皮安级电流源,包括多个相同型号的MOSFET器件，所述每个相同型号的MOSFET器件上的漏极连接在一起，并接到输出端O，每个MOSFET器件上的衬底电极连接在一起，并接地。本发明提供了由源端无电极的MOSFET器件构成的新型皮安级电流源，该电流源可提供数十皮安培电流的输出和控制，能够满足生物芯片对电流大小和功耗的苛刻要求：同时也可被制造成相应的集成电路芯片，由于涉及的MOSFET器件和电路与传统的CMOS集成电路工艺有很好的兼容性，因此无需特殊工艺，因此制造成本较低。
【IPC分类】G05F1/56
【公开号】CN105676931
【申请号】CN201610033302
【发明人】陈海峰
【申请人】西安邮电大学
【公开日】2016年6月15日
【申请日】2016年1月19日