一种用于程序死锁的保护电路的制作方法
【专利摘要】本发明公开了一种用于程序死锁的保护电路，包括：智能控制器，用于对被控设备进行智能化控制；若干可编程处理器，均设置有独立运行于智能控制器的保护功能单元，用于对智能控制器进行监控，并在智能控制器程序死锁时发出控制信号以对被控设备进行保护。本发明独立于智能控制器芯片自主运行，采用并行的智能控制器芯片检测和动作机制可以提高电力系统控制装置的可靠性和鲁棒性。
【专利说明】
一种用于程序死锁的保护电路
技术领域
[0001]本发明涉及电力系统控制技术领域，具体地说，涉及一种应用于分布式设备上的用于程序死锁的保护电路。
【背景技术】
[0002]电力系统装置中的智能控制器，一般由单片机作为控制核心，通过在其上运行的控制软件对系统装置中的电能设备进行智能化控制。电力系统装置处于电源系统与载荷系统的衔接处，在发生意外的情况下，对两侧系统进行隔离保护的能力十分关键。
[0003]在电力系统装置运行过程中，物理环境和电磁环境非常复杂，条件也十分苛刻，这些外来因素可能会导致智能控制器的核心处理器(如DSP)停止正常运行。同时，DSP上软件编写或者调试过程中，难免会出现逻辑错误，导致核心处理器DSP进入死循环状态。这些情况下，DSP丧失了正常控制和判断的运算能力，会导致保护动作的失效，将整个电力控制系统置于危险之中。因此，有必要采取相应的设计，在这类事故发生的时候，自动的执行保护动作。
[0004]以往的DSP程序死锁保护动作仅仅存在于DSP内部，使用DSP芯片内部的看门狗模块完成运行过程的保护，即DSP上运行的程序定期的对看门狗模块进行驱动更新设置。正常运行的情况下，看门狗模块能够定期的被DSP控制软件更新，从而使DSP保持在正常的工作状态。
[0005]当意外发生的时候，DSP程序出现死锁，此时看门狗模块的设置将得不到定期更新。一段时间以后，看门狗的延时控制逻辑将触发一个超时信号，也就是软件保护信号。该软件保护信号由于是DSP内部产生内部使用，所以其保护动作局限在DSP芯片内部，所能做的保护动作也基本上只是驱动DSP芯片重新启动。由此可知，只通过DSP芯片上的看门狗保护模块进行保护动作，电力系统的可靠性和鲁棒性得不到足够保证。
【发明内容】
[0006]为解决以上问题，本发明提供了一种用于程序死锁的保护电路，用于对智能控制器的运行状态进行实时监控。
[0007]根据本发明的一个实施例，提供了一种用于程序死锁的保护电路，包括:
[0008]智能控制器，用于对被控设备进行智能化控制；
[0009]若干可编程处理器，均设置有独立运行于所述智能控制器的保护功能单元，用于对所述智能控制器进行监控，并在所述智能控制器程序死锁时发出控制信号以对被控设备进行保护。
[0010]根据本发明的一个实施例，所述可编程处理器包括FPGA和CPLD。
[0011]根据本发明的一个实施例，所述可编程处理器设置于分立的输入输出模块上。
[0012]根据本发明的一个实施例，所述保护功能单元设置看门狗模块来实现对所述智能控制器的程序监测。
[0013]根据本发明的一个实施例，所述智能控制器内置看门狗模块来实现自身的程序监测。
[0014]根据本发明的一个实施例，若干所述可编程处理器以并行处理方式反向监测所述智能控制器。
[0015]根据本发明的一个实施例，所述智能控制器与若干所述可编程处理器之间通过总线方式连接。
[0016]根据本发明的一个实施例，所述保护功能单元进一步包括:
[0017]预分频模块，用于对接收的时钟信号处理为所需频率的时钟信号；
[0018]计数模块，根据智能控制器输出的复位信号，复位减法计数器来对时钟信号进行计数；
[0019]判断模块，根据计数器的计数结果判断是否输出保护控制信号；
[0020]输出模块，将保护控制信号发送到对应的外部动作设备。
[0021]根据本发明的一个实施例，所述输出模块采用可编程控制开关。
[0022]根据本发明的一个实施例，所述判断模块采用减数计数器。
[0023]本发明的有益效果:
[0024]本发明利用可编程处理器的运算和逻辑判断能力，通过设置在可编程处理器上的死锁保护器件对智能控制器的运行状态进行实时监控，当智能控制器的硬件环境或者软件程序发生异常情况的时候，自主的驱动外围设备进行保护动作。由于可编程处理器件独立于智能控制器芯片自主的运行，这种并行的检测和动作机制可以提高电力系统控制装置的可靠性和鲁棒性。
[0025]本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
【附图说明】
[0026]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍:
[0027]图1是根据本发明的一个实施例的用于程序死锁的保护电路系统架构图；
[0028]图2是根据本发明的一个实施例的采用FPGA实现保护功能单元的设计原理图。
【具体实施方式】
[0029]以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
[0030]当前大功率电力装置的控制系统主流设计中，采样和输出模块通常采用与主控芯片分立设计的方案，即输入和输出功能部署在外部的板卡甚至是远端设备上。以往的基于控制芯片内部看门狗的设计方案不能够保证处理单元发生异常的时候，及时通知到各个输入输出设备，并触发对应的保护动作。
[0031]同时，以往大功率电力装置的保护措施大多集中在运行参数超限超阈值性质，而对于模拟输出量的连续控制机制中，由于需要控制软件不间断的输出控制信号，就必须采用独立前置的程序死锁保护机制，防止输出信号的错误中断。同样的，离散控制(开关量控制)外设中，也需要保证主控模块的连续运行反向检测，当主控模块由于各种原因发生故障时，控制输出外设应该自主的完成保护动作。
[0032]因此，本发明提供了一种用于程序死锁的保护电路，如图1所示为根据本发明的一个实施例的用于程序死锁的保护电路系统架构图，以下参考图1来对本发明进行详细说明。
[0033]该保护电路包括智能控制器及分别与该智能控制器连接的若干可编程处理器，其中，智能控制器用于对被控设备进行智能化控制；可编程处理器均设置有独立运行于智能控制器的保护功能模块，用于对智能控制器进行监控，并在智能控制器程序死锁时发出控制信号以对被控设备进行保护。可编程处理器可用于对模拟和/或数字信号的处理。
[0034]本发明利用可编程处理器的运算能力，通过其上独立运行的保护功能单元，对智能控制器的运行状态进行检测和监测，并且在智能控制器运行状态异常(程序发生死锁)的时候，发出控制信号驱动相关电气设备完成电力系统装置的保护，从而解决了智能控制器内部软件监测的局限性问题。
[0035]智能控制器一般为单片机、DSP等数据处理器，可编程处理器为FPGA、CPLD等可编程逻辑处理器，本发明以DSP和FPGA为例进行说明，但不限于此。
[0036]按照FPGA与DSP设置位置的不同，可以大致分为三种实现方式:紧密耦合方式，FPGA芯片与DSP芯片位于同一个电路板卡;松散耦合方式，FPGA芯片与DSP位于不同的电路板卡，并且通过板卡之间的总线进行信息的交互;远程耦合方式，FPGA芯片作为前置(远程)装置的控制核心，与DSP通过长距离的通信手段例如串行通信进行信息交换。
[0037]无论FPGA与DSP耦合方式如何，均需要保证FPGA独立运行于DSP，使FPGA作为DSP的辅助监测处理手段，具备自主的逻辑和信息处理能力，从而完成更加可靠的保护动作。并且，如图1所示，该保护电路可以设置多个可编程处理器，各可编程处理器与DSP通过总线方式连接，各FPGA与DSP可以通过并行处理模式，协同一致完成电力装置的控制，而不是单纯的作为外设提供数据或者接收指令。
[0038]在本发明的一个实施例中，保护功能单元设置看门狗模块来实现对智能控制器的程序监测。同时，智能控制器也内置看门狗模块来实现自身的程序监测。通过保护功能单元和智能控制器上的看门狗模块双重监测模式，来对电力系统装置进行监测，从而提高对电力系统装置的保护。
[0039]在本发明的一个实施例中，可编程处理器设置于分立的输入输出模块上。具体的，电力系统智能控制装置中，在分立的信号输入模块或者控制输出模块中部署可编程处理器FPGA，并且在FPGA器件上根据需要配置DSP之外的保护功能单元。当DSP运行过程中由于各种原因出现程序死锁的时候，部署在FPGA上的硬件保护逻辑将自主的生成保护动作驱动信号，完成电路的状态切换动作。
[0040]如图1所示，FPGA器件上的程序死锁保护功能单元独立于DSP信号处理单元，对DSP的运行状态进行监测。正常情况下DSP上运行的控制程序会定期的更新FPGA硬件看门狗的控制计数器，以通知FPGA上的程序死锁保护模块自身的运行状态正常。
[0041]当异常情况发生的时候，DSP由于发生死锁，定时更新机制会被中断，会导致看门狗信号超出安全闸的限值。FPGA器件上的死锁保护机制在预定的时间内如果没有获得更新，就可以产生DSP死锁的判断，进而发出对应的控制信号，驱动附属在控制器上的保护器件进行相应的保护动作。
[0042]在本发明的一个实施例中，该保护功能单元进一步包括预分频模块、计数模块、判断模块和输出模块。其中，预分频模块用于对接收的时钟信号处理为所需频率的时钟信号；计数模块，根据智能控制器输出的复位信号，复位减法计数器来对时钟信号进行计数;判断模块，根据减法计数器的计数结果判断是否输出保护控制信号;输出模块，将保护控制信号发送到对应的外部动作设备。输出控制采用可编程的开关器件进行通断(使能)控制，满足动态状态切换的要求。
[0043]如图2所示为根据本发明的一个实施例的采用FPGA实现保护功能单元的设计原理图。如图2所示，输入的60MHz时钟信号经过分频处理以后，变成IMHz的计时时钟脉冲，目标是将硬件保护电路的时间参数定为I微秒。硬件保护电路的核心是一个可复位的减计数器。当智能控制器输出的RST信号有效时，计数寄存器使用输入参数N作为初始值设定。正常工作是，RST消失以后，计数寄存器每个计数周期完成一次递减操作，直到为零。计数寄存器的数值为零的时候，不再自动递减，而是保持这个状态直到下一次复位操作。系统保护电路的输出由判决运算“==0”的结果决定，然后通过输出控制的多路选择以后，将保护控制信号发送到对应的外部动作设备。
[0044]利用FPGA计算技术进行分布式系统程序死锁保护的应用软件的使用按照如下的逻辑进行编写。初始化，关闭/清除FPGA-WD相关的输出通道设置;设定初始计数值，按照延时保护的要求，微秒为单位;打开(使能)对应的输出通道。定时对初始计数器进行复位操作;程序运行结束或者需要中断调试的时候，需要按照如下的逻辑进行编写:关闭对应的输出通道，防止保护系统的误动作;程序停止/退出。
[0045]本发明利用可编程处理器的运算和逻辑判断能力，通过设置在可编程处理器上的死锁保护器件对智能控制器的运行状态进行实时监控。当智能控制器的硬件环境或者软件程序发生异常情况的时候，自主的驱动外围设备进行保护动作。由于可编程处理器件独立于智能控制器芯片自主的运行，这种并行的检测和动作机制可以提高电力系统控制装置的可靠性和鲁棒性。
[0046]虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
【主权项】
1.一种用于程序死锁的保护电路，包括: 智能控制器，用于对被控设备进行智能化控制； 若干可编程处理器，均设置有独立运行于所述智能控制器的保护功能单元，用于对所述智能控制器进行监控，并在所述智能控制器程序死锁时发出控制信号以对被控设备进行保护。2.根据权利要求1所述的保护电路，其特征在于，所述可编程处理器包括FPGA和CPLD。3.根据权利要求1或2所述的保护电路，其特征在于，所述可编程处理器设置于分立的输入输出模块上。4.根据权利要求1-3中任一项所述的保护电路，其特征在于，所述保护功能单元设置看门狗模块来实现对所述智能控制器的程序监测。5.根据权利要求1-4中任一项所述的保护电路，其特征在于，所述智能控制器内置看门狗模块来实现自身的程序监测。6.根据权利要求1-5中任一项所述的保护电路，其特征在于，若干所述可编程处理器以并行处理方式反向监测所述智能控制器。7.根据权利要求1-6中任一项所述的保护电路，其特征在于，所述智能控制器与若干所述可编程处理器之间通过总线方式连接。8.根据权利要求1-7中任一项所述的保护电路，其特征在于，所述保护功能单元进一步包括: 预分频模块，用于对接收的时钟信号处理为所需频率的时钟信号； 计数模块，根据智能控制器输出的复位信号，复位减法计数器来对时钟信号进行计数； 判断模块，根据计数器的计数结果判断是否输出保护控制信号； 输出模块，将保护控制信号发送到对应的外部动作设备。9.根据权利要求8所述的保护电路，其特征在于，所述输出模块采用可编程控制开关。10.根据权利要求8所述的保护电路，其特征在于，所述判断模块采用减数计数器。
【文档编号】G05B23/02GK105929811SQ201610211014
【公开日】2016年9月7日
【申请日】2016年4月6日
【发明人】曹军威, 袁仲达, 张少杰, 杨洁
【申请人】清华大学