一种基于arm和fpga的实时控制系统的制作方法
【技术领域】
[0001]本实用新型涉及嵌入式应用领域，特别涉及一种基于ARM和FPGA的实时控制系统。
【背景技术】
[0002]嵌入式技术是近年来日渐普及的电子技术，因其功耗低、处理能力强，在工控领域发挥越来越大的作用，其中ARM处理器一般均采用RISC (精简指令集计算机)结构，其资源丰富，运算速度快，且可移植操作系统。随着FPGA(Field — Programmable Gate Array，现场可编程门阵列)嵌入式处理器等技术的不断更新，数据传输技术得到空前的发展，人们开始摆脱传统的单片机数据传输比较低的状态，开始研宄以嵌入式和FPGA相结合的数据传输方法。
[0003]同时使用ARM处理器与FPGA的嵌入式系统结合了两者的优点，使其在通信、网络、多媒体、航空等各个领域的应用越来越广泛。然而，现有的基于ARM与FPGA的嵌入式系统的软件部分与硬件部分往往结合太紧密，相互之间并不透明，使得对基于上述系统应用的软硬件的联合开发与测试流程繁琐复杂，效率低下，可拓展性不强，而且移植到新硬件平台时往往需要对软件代码与硬件代码进行大量的修改，导致代码的重用率比较低。另外，现有的基于ARM与FPGA的嵌入式系统无法实现系统在线时的重构，若实际使用时需要变更的，则需要对其进行拆机才能升级，十分不便。因此，亟待一种能够结合FPGA的高数据传输特性和ARM嵌入式处理器的高控制特性的实时控制系统。
【实用新型内容】
[0004]为解决上述【背景技术】中存在的问题，本实用新型的目的在于提供一种基于ARM和FPGA的实时控制系统，以达到使嵌入式系统既可在线实现动态的重构，又无需拆机升级的目的。
[0005]为达到上述目的，本实用新型的技术方案如下:
[0006]一种基于ARM和FPGA的实时控制系统，包括ARM子系统和FPGA子系统，所述ARM子系统和FPGA子系统之间通过一个总线互联，实现控制信号和数据信号的传输；所述ARM子系统包括ARM微处理器、存储器、以太网模块和设置在所述ARM微处理器内的ARM电源电路、ARM复位电路、ARM时钟电路，所述FPGA子系统包括FPGA处理器、1控制模块和设置在所述FPGA处理器内的FPGA下载电路、FPGA时钟电路、FPGA复位电路、FPGA电源。
[0007]优选的，所述ARM子系统与FPGA子系统通过FSMC并行总线进行数据交换，实现FPGA数据的实时上传。
[0008]优选的，所述ARM子系统通过所述以太网模块和上位机软件进行数据交换，实时检测ARM和FPGA的状态，可进行设备参数的设定。
[0009]优选的，所述ARM子系统外设包括一个USB控制器和一个URAT接口。
[0010]优选的，所述FPGA子系统外设包括同步动态随机存储器和静态随机存储器。
[0011]通过上述技术方案，本实用新型提供的一种基于ARM和FPGA的实时控制系统，ARM子系统和FPGA子系统通过总线互联的通讯进行数据的交换，使FPGA可实时控制外围1控制模块的信号，并通过总线将1控制模块的状态传给ARM子系统，ARM子系统通过以太网模块实现对1控制模块状态的数据通讯实时传输，已经对1控制模块进行实时控制，从而使该系统的软件和硬件相互抽象的分离，使软硬件的联合开发与测试流程简单、容易，并提高了其工作效率，增强了其拓展性，更便于移植，而且移植后无需修改软件代码与硬件代码，提高了应用代码的可重用率；同时，本系统实现了系统在线时的重构，无需对其拆机即可升级，十分方便。
【附图说明】
[0012]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
[0013]图1为本实用新型实施例所公开的一种基于ARM和FPGA的实时控制系统的结构框图。
【具体实施方式】
[0014]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。
[0015]本实用新型提供的一种基于ARM和FPGA的实时控制系统，如图1所示，包括ARM子系统和FPGA子系统，ARM子系统和FPGA子系统之间通过一个FSMC并行总线互联，可以达到高速稳定的数据互换，实现控制信号和数据信号的传输，并实现FPGA数据的实时上传；ARM子系统包括ARM微处理器、存储器、以太网模块和设置在ARM微处理器内的ARM电源电路、ARM复位电路、ARM时钟电路，存储器可进行数据的缓存以及配制参数的存储，ARM子系统通过以太网模块和上位机软件进行高速稳定的数据交换，实时检测ARM和FPGA的状态，可进行设备参数的设定；ARM子系统外设包括一个USB控制器和一个URAT接口 ；FPGA子系统包括FPGA处理器、1控制模块和设置在FPGA处理器内的FPGA下载电路、FPGA时钟电路、FPGA复位电路、FPGA电源，FPGA子系统外设包括同步动态随机存储器和静态随机存储器，可以进行大数据的缓存，以达到更大的数据吞吐量。
[0016]以太网模块、ARM处理器、FPGA处理器和1控制模块通过D⑶C电源3.3V供电，FPGA处理器通过LDO电源为其提供1.2V及2.5V的电压，DCDC电源3.3V与LDO电源相连，以太网模块将上位机软件的数据通过FSMC并行总线与ARM处理器进行交互；ARM处理器与以太网模块进行数据交互，而后通过FSMC总线将数据传递至FPGA处理器，并进行数据交互。FPGA处理器控制1控制模块，并将1控制模块的实时状态通过FSMC总线上传至ARM处理器；1控制模块与负载及输入信号用光耦隔离，保证了系统的稳定性。
[0017]本实用新型公开的一种基于ARM和FPGA的实时控制系统，ARM子系统和FPGA子系统通过总线互联的通讯进行数据的交换，使FPGA可实时控制外围1控制模块的信号，并通过总线将1控制模块的状态传给ARM子系统，ARM子系统通过以太网模块实现对1控制模块状态的数据通讯实时传输，已经对1控制模块进行实时控制，从而使该系统的软件和硬件相互抽象的分离，使软硬件的联合开发与测试流程简单、容易，并提高了其工作效率，增强了其拓展性，更便于移植，而且移植后无需修改软件代码与硬件代码，提高了应用代码的可重用率；同时，本系统实现了系统在线时的重构，无需对其拆机即可升级，十分方便。
[0018]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【主权项】
1.一种基于ARM和FPGA的实时控制系统，其特征在于，包括ARM子系统和FPGA子系统，所述ARM子系统和FPGA子系统之间通过一个总线互联，实现控制信号和数据信号的传输；所述ARM子系统包括ARM微处理器、存储器、以太网模块和设置在所述ARM微处理器内的ARM电源电路、ARM复位电路、ARM时钟电路，所述FPGA子系统包括FPGA处理器、1控制模块和设置在所述FPGA处理器内的FPGA下载电路、FPGA时钟电路、FPGA复位电路、FPGA电源。
2.根据权利要求1所述的一种基于ARM和FPGA的实时控制系统，其特征在于，所述ARM子系统与FPGA子系统通过FSMC并行总线进行数据交换，实现FPGA数据的实时上传。
3.根据权利要求1或2所述的一种基于ARM和FPGA的实时控制系统，其特征在于，所述ARM子系统通过所述以太网模块和上位机软件进行数据交换，实时检测ARM和FPGA的状态，可进行设备参数的设定。
4.根据权利要求1所述的一种基于ARM和FPGA的实时控制系统，其特征在于，所述ARM子系统外设包括一个USB控制器和一个URAT接口。
5.根据权利要求1所述的一种基于ARM和FPGA的实时控制系统，其特征在于，所述FPGA子系统外设包括同步动态随机存储器和静态随机存储器。
【专利摘要】本实用新型公开了一种基于ARM和FPGA的实时控制系统，包括ARM子系统和FPGA子系统，ARM子系统和FPGA子系统之间通过一个总线互联；ARM子系统包括ARM微处理器、存储器、以太网模块和设置在ARM微处理器内的ARM电源电路、ARM复位电路、ARM？时钟电路，FPGA子系统包括FPGA处理器、IO控制模块和设置在FPGA处理器内的FPGA下载电路、FPGA时钟电路、FPGA复位电路、FPGA电源。该系统的软件和硬件相互抽象的分离，使软硬件的联合开发与测试流程简单、容易，并提高了其工作效率，增强了其拓展性，更便于移植，而且移植后无需修改软件代码与硬件代码，提高了应用代码的可重用率。
【IPC分类】G05B19-042
【公开号】CN204302727
【申请号】CN201420818918
【发明人】吴剑锋, 徐汉超
【申请人】苏州浩克系统检测科技有限公司
【公开日】2015年4月29日
【申请日】2014年12月22日