一种新型可编程自动控制器的制造方法
【技术领域】
[0001]本实用新型涉及一种新型可编程自动控制器。
【背景技术】
[0002]在工业控制领域，核心单元为控制器，控制器的广泛采用可编程逻辑控制器(PLC)。PLC内部结构图如图1所示，系统总线将CPU、I/0接口、通信接口、智能接口和扩展接口集联成在一起。CPU既要处理用户程序，又要完成系统总线时序，导致CPU负担很重，若要提高系统总线速度，则需要提高CPU性能；PLC外扩模块(I/O模块、通信模块、智能模块和扩展模块)公用同一系统总线，导致所有模块的数据只能等待一个总线通信周期才能到达CPU，致使CPU不能实时读写外扩模块(在特殊的应用场合CPU需要实时读写外扩模块)。
【实用新型内容】
[0003]针对现有技术的上述不足，本实用新型提供一种新型可编程自动控制器，可使得CPU实时读写外扩模块，提高CPU性能，满足在特殊的应用场合CPU需要实时读写外扩模块的目的。
[0004]—种新型可编程自动控制器，包括主CPU模块、电源模块、外扩模块和总线基板，外扩模块通过总线基板与主CPU模块通信，电源模块为主CPU模块和外扩模块供电，总线基板上设有高速插槽和通用插槽，外扩模块分为高速模块和通用模块，高速模块联接固定到总线基板上高速插槽，通用模块联接固定到总线基板上的通用插槽，所述主CPU模块包括ARM芯片、FPGA芯片、随机存储器，ARM芯片与FPGA芯片通过并口连接，随机存储器与FPGA芯片连接，高速模块通过并口与FPGA芯片连接。
[0005]如上所述的新型可编程自动控制器，所述主CPU模块还包括与ARM芯片连接的编程器、监视器。
[0006]如上所述的新型可编程自动控制器，所述高速模块为高速测频模块或IEC61850通信模块。
[0007]如上所述的新型可编程自动控制器，通用模块包括I/O模块、通信模块、智能模块、扩展模块，I/O模块、通信模块、智能模块、扩展模块分别通过通用模块总线与FPGA芯片连接。
[0008]本实用新型通过将高速模块与FPGA芯片采用并行总线的方式通信连接，无需等待总线通信周期到达即可即及时与主CPU模块通信，可以实现主CPU模块实时读写外扩模块，提高CPU性能，满足在特殊的应用场合CPU需要实时读写外扩模块的目的。
【附图说明】
[0009]图1是现有PLC内部电路结构示意图；
[0010]图2是本实用新型新型可编程自动控制器的电路结构示意图。
[0011]图中:1 一主CPU模块，2—高速模块，3—电源模块，4一I/O模块，5—通信模块，6—智能模块，7—扩展模块，11 一ARM芯片，12—FPGA芯片，13—随机存储器，14一编程器，15—监视器。
【具体实施方式】
[0012]下面将结合本实用新型中的附图，对本实用新型中的技术方案进行清楚、完整地描述。
[0013]图2所示为本实用新型新型可编程自动控制器的电路结构示意图，所述新型可编程自动控制器包括主CPU模块1、电源模块3、外扩模块和总线基板这四大部分，外扩模块通过总线基板与主CPU模块I通信。
[0014]总线基板上设有高速插槽和通用插槽，外扩模块分为高速模块和通用模块，本实用新型至少有一个高速模块2联接固定到总线基板上的高速插槽，通用模块包括I/O模块4、通信模块5、智能模块6、扩展模块7，联接固定到总线基板上的通用插槽。
[0015]所述主CPU模块I包括ARM芯片IUFPGA芯片12、随机存储器13、编程器14、监视器15，ARM芯片11与FPGA芯片12通过并口连接，编程器14、监视器15与ARM芯片11连接，随机存储器13与FPGA芯片12连接。至少一个高速模块2与FPGA芯片12连接，所述高速模块2可为高速测频模块或IEC61850通信模块。I/O模块4、通信模块5、智能模块6、扩展模块7分别通过通用模块总线与FPGA芯片12连接。
[0016]ARM芯片11主要负责执行用户程序，同时负责程序的下装、调试和监视，FPGA芯片12负责接收ARM芯片11的指令，根据指令要求实现与外扩模块通信，随机存储器13用于存放通信数据，ARM芯片11根据程序要求实时读写RAM数据，完成用户程序需求，随机存储器13存放的内容可以满足PAC控制器各种模块需求。
[0017]FPGA芯片12通过总线将外扩模块的数据实时与随机存储器13交互，实现PAC控制器实时数据更新，当随机存储器13需要时，可以随时读写其中的数据。电源模块3为主CPU模块I和外扩模块供电，通过总线基板将电源传递给各个模块。
[0018]主CPU模块I可以实时读写高速模块2，主CPU模块I只能固定周期读写通用模块。本实用新型的高速模块2采用并行总线的方式与FPGA芯片12通信，通用模块通过串行总线的方式与FPGA芯片12通信。通用模块总线上有多个通用模块，每个并行总线上只有一个高速模块，所以在PAC控制器中可以配置多个通用模块，最多只能配置2个高速模块。
[0019]本实用新型通过将高速模块与FPGA芯片12采用并行总线的方式通信连接，无需等待总线通信周期到达即可即及时与主CPU模块I通信，可以实现主CPU模块I实时读写外扩模块，提高CPU性能，满足在特殊的应用场合CPU需要实时读写外扩模块的目的。
[0020]以上所述，仅为本实用新型的【具体实施方式】，但本实用新型的保护范围并不局限于此，任何属于本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应该以权利要求的保护范围为准。
【主权项】
1.一种新型可编程自动控制器，包括主CPU模块(I)、电源模块(3)、外扩模块和总线基板，外扩模块通过总线基板与主CPU模块(I)通信，电源模块(3)为主CPU模块(I)和外扩模块供电，其特征在于:总线基板上设有高速插槽和通用插槽，外扩模块分为高速模块和通用模块，高速模块联接固定到总线基板上高速插槽，通用模块联接固定到总线基板上的通用插槽，所述主CPU模块⑴包括ARM芯片(11)、FPGA芯片(12)、随机存储器(13)，ARM芯片(11)与FPGA芯片(12)通过并口连接，随机存储器(13)与FPGA芯片(12)连接，高速模块通过并口与FPGA芯片(12)连接。2.如权利要求1所述的新型可编程自动控制器，其特征在于:所述主CPU模块(I)还包括与ARM芯片(11)连接的编程器(14)、监视器(15)。3.如权利要求1所述的新型可编程自动控制器，其特征在于:所述高速模块为高速测频模块或IEC61850通信模块。4.如权利要求1所述的新型可编程自动控制器，其特征在于:通用模块包括I/O模块(4)、通信模块(5)、智能模块(6)、扩展模块(7)，I/O模块(4)、通信模块(5)、智能模块(6)、扩展模块(7)分别通过通用模块总线与FPGA芯片(12)连接。
【专利摘要】本实用新型提供一种新型可编程自动控制器，包括主CPU模块、电源模块、外扩模块和总线基板，外扩模块通过总线基板与主CPU模块通信，总线基板上设有高速插槽和通用插槽，外扩模块分为高速模块和通用模块，高速模块联接固定到总线基板上高速插槽，通用模块联接固定到总线基板上的通用插槽，所述主CPU模块包括ARM芯片、FPGA芯片、随机存储器，ARM芯片与FPGA芯片通过并口连接，随机存储器与FPGA芯片连接，高速模块通过并口与FPGA芯片连接。本实用新型可提高CPU性能，满足在特殊的应用场合CPU需要实时读写外扩模块的目的。
【IPC分类】G05B19/042
【公开号】CN204832896
【申请号】CN201520668167
【发明人】王瑞清, 乐绪鑫, 刘荆飞
【申请人】长江三峡能事达电气股份有限公司
【公开日】2015年12月2日
【申请日】2015年8月31日