系统200的控制对象。
[0042]主控器110的SERC0S总线逻辑单元112将伺服驱动模块300的控制数据发送给ASIC芯片；
[0043]ASIC芯片对控制数据进行处理后由芯片U35传输给伺服驱动模块300 ;接着伺服驱动模块300将接收到的处理后的控制数据经芯片U36返回给ASIC芯片，并通过PCI逻辑单元116传输给数控系统200。
[0044]在另一实施例中，ASIC芯片的型号为SERC0N410A/B。
[0045]在另一实施例中，伺服驱动模块300还可以通过Prof inet、ENTHERCAT、Mechatrolink、或CC-LINK总线中的一种总线协议实现与数控系统200的数据通信。
[0046]如图3所示的为SUPERBUS总线接口电路原理图，第二接口电路130采用差分信号进行数据通信，差分传输是一种信号传输的技术，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的振幅相等，相位相反，在这两根线上传输的信号就是差分信号。电路图中包括差分线路驱动器、差分线路接收器。差分线路驱动器的为芯片26LS31 ;差分线路接收器的为芯片26LS32，其中portA是写数据端口，portB是读数据端口，portC是地址端口。
[0047]输入输出模块400的控制数据以TTL电平的形式通过第二总线(SUPERBUS)逻辑单元114发送给芯片26LS31。TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑“1”，0V等价于逻辑“0”，这被称为晶体管-晶体管逻辑电平(Transistor-Transistor Logic，TTL)信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。
[0048]芯片26LS31将控制数据信号转换为差分信号发送给输入输出模块400 ;
[0049]将输入输出模块400返回的差分信号通过芯片26LS32转换为TTL电平再经PCI逻辑单元116传输给所述数控系统200。
[0050]进一步地，如图1所示的数控系统接口卡框架图，接口卡100还包括并行接口 140，并行接口 140分别与输入输出模块400、数控系统200连接，数控系统200直接控制输入输出模块400，不必经过复杂的总线控制逻辑，使速度达到最快。并行接口 140指采用并行传输方式来传输数据的接口标准。
[0051]如图4所示的并行接口原理图，电路图中并行接口的型号为:C0N40A，所述并行接头140连接输入输出模块400与数控系统200，实现输入输出模块400的快速通信，电路图中并行接口 140的管脚包含24路输入和16路输出。同时并行接口 140还提供电源是否稳定、数控系统是否准备就绪状态的判断和实时信号的监控。
[0052]进一步地，如图1所示的数控系统接口卡框架图，接口卡100还包括存储单元150，存储单元150与主控器110并行连接，存储单元150为数控系统200的运行提供安全可靠的数据存储服务。存储单元150采用并行互补金属氧化物半导体随机存取存储器(Complementary Metal-0xide-Semiconductor Random Access Memory, CMOS RAM)实现。
[0053]如图5所示的为存储单元电路原理，电路图中存储单元150与主控器110并行连接，存储单元150采用内存为512kb的第一 RAM芯片和第二 RAM芯片，即可提供总计1MB的存储空间，通过与非门和或门的逻辑组合来实现第一 RAM芯片和第二 RAM芯片的片选和信号控制。
[0054]在另一实施例中，内存为512kb的第一 RAM芯片和第二 RAM芯片可以由一片1MB的RAM芯片替代。
[0055]在另一实施例中，内存为512kb的第一 RAM芯片和第二 RAM芯片可以由4片265kb的RAM芯片替代。
[0056]可根据具体情况来选择不同存储空间的RAM芯片进行组合提供总计1MB的存储空间，通过与非门和或门的逻辑组合来实现第一 RAM芯片和第二 RAM芯片的片选和信号控制。
[0057]伺服驱动模块通过主控器的第一总线逻辑单元和接口卡的第一接口电路实现与数控系统的数据通信；输入输出模块通过主控器的第二总线逻辑单元和接口卡的第二接口电路实现与数控系统的数据通信。伺服驱动模块和输入输出模块都采用各自专用的总线通讯协议，其通讯效率比兼容伺服驱动模块和输入输出模块控制的通用总线效率高，速度快。
[0058]接口卡还包括并行接口单元，并行接口单元分别与输入输出模块、数控系统连接；数控系统直接控制输入输出模块，不必经过复杂的总线控制，实现输入输出模块快速响应数控系统控制与通信。
[0059]接口卡还包括可快速读写的存储单元，为数控系统运行提供了安全可靠的数据存储空间。
[0060]以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
[0061]以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
【主权项】
1.一种数控系统接口卡，用于将伺服驱动模块、输入输出模块分别与数控系统进行连接；所述数控系统通过数控系统接口卡对伺服驱动模块和输入输出模块进行分立控制；所述数控系统接口卡包括主控制器、用于辅助连接的第一接口电路和第二接口电路；所述主控器包括第一总线逻辑单元、第二总线逻辑单元； 所述第一总线逻辑单元与所述第一接口电路连接，所述第一接口电路用于辅助连接伺服驱动模块，实现数控系统与伺服驱动模块的数据通信； 所述第二总线逻辑单元与所述第二接口电路连接，所述第二接口电路用于辅助连接输入输出模块，实现数控系统与输入输出模块的数据通信。2.根据权利要求1所述的数控系统接口卡，其特征在于，所述主控器为现场可编程门阵列控制器；所述第一总线逻辑单元为串行实时通信协议总线逻辑单元；所述第二总线逻辑单元为超级总线逻辑单元。3.根据权利要求1所述的数控系统接口卡，其特征在于，所述主控器还包括外部设备互连总线逻辑单元，所述设备互连总线逻辑单元用于与数控系统连接并进行通信。4.根据权利要求3所述的数控系统接口卡，其特征在于，所述第一接口电路包括专用集成电路芯片、光纤发射器和光纤接收器； 所述伺服驱动模块的控制数据通过所述第一总线逻辑单元发送给所述专用集成电路芯片； 所述专用集成电路芯片对控制数据进行处理后由光纤发射器传输给所述伺服驱动模块； 所述伺服驱动模块将接收到的处理后的控制数据经光纤接收器返回给所述专用集成电路芯片，并通过外部设备互连总线逻辑单元传输给所述数控系统。5.根据权利要求4所述的数控系统接口卡，其特征在于，所述专用集成电路芯片的型号为 SERC0N816 或 SERC0N410A/B 中的一种。6.根据权利要求1所述的数控系统接口卡，其特征在于，所述第二接口电路采用差分信号法实现所述输入输出模块与所述数控系统之间的数据传输。7.根据权利要求1所述的数控系统接口卡，其特征在于，所述第二接口电路还包括差分线路驱动器、差分线路接收器； 所述输入输出模块的控制数据以电平信号通过现场可编程门阵列发送给所述差分线路驱动器； 所述差分线路驱动器将控制数据信号转换为差分信号发送给所述输入输出模块； 将所述输入输出模块返回的差分信号通过所述差分线路接收器转换为电平信号再经所述现场可编程门阵列传输给所述数控系统。8.根据权利要求7所述的数控系统接口卡，其特征在于，所述差分线路驱动器的型号为26LS31或26C31 ;所述差分线路接收器的型号为26LS32或26C32。9.根据权利要求1所述的数控系统接口卡，其特征在于，用于连接至少两个输入输出模块，所述数控系统接口卡还包括并行接口单元；至少一个输入输出模块通过所述并行接口单元与数控系统连接，所述数控系统直接控制所述至少一个输入输出模块。10.根据权利要求1所述的数控系统接口卡，其特征在于，所述数控系统接口卡还包括存储单元，所述存储单元用于储存数控系统运行时的数据。
【专利摘要】本实用新型涉及一种数控系统接口卡，用于将伺服驱动模块、输入输出模块分别与数控系统进行连接；所述数控系统接口卡包括主控制器、用于辅助连接的第一接口电路和第二接口电路；所述主控器包括第一总线逻辑单元、第二总线逻辑单元；所述第一总线逻辑单元与所述第一接口电路连接，所述第一接口电路用于辅助连接伺服驱动模块，实现数控系统与伺服驱动模块的数据通信；所述第二总线逻辑单元与所述第二接口电路连接，所述第二接口电路用于辅助连接输入输出模块，实现数控系统与输入输出模块的数据通信。伺服驱动模块和输入输出模块将通过各自专用的逻辑单元和接口电路可以实时响应数控系统的通信控制，使得通信速度快，效率高。
【IPC分类】G05B19/414
【公开号】CN205003532
【申请号】CN201520686819
【发明人】封雨鑫, 温旺古, 陈露, 李 荣, 陈燚, 高云峰
【申请人】大族激光科技产业集团股份有限公司, 深圳大族彼岸数字控制软件技术有限公司
【公开日】2016年1月27日
【申请日】2015年9月7日