专利名称：在集成电路中控制电流要求的方法和装置的制作方法
技术领域：
本发明总的来说涉及集成电路，具体地说涉及控制集成电路中的电流要求。
背景技术：
微处理器、微控制器、或者其它任何类型的集成电路或者芯片的电源电压随着在它们的功率要求中的改变引起的下冲和过冲而恶化。当由集成电路执行的不同的指令流具有不同的功率要求时，功率要求可能发生变化，并且在一些情况下，这种变化是急剧的，例如在集成电路从睡眠状态中激活过来或者进入睡眠状态时。这导致了一个问题如果电源电压的变化超出了可接受的限制范围，集成电路将发生故障。
在电流急剧变化期间的大的电压变化主要由封装(package)、压焊线、片上互连中的寄生电感产生。因此，电源电压的过冲或者下冲量直接正比于dI/dtL./C,]]>其中L是封装和片上互连的电感，C是集成电路(或者片上)解偶电容。
解决这种问题的一种方案是增加集成电路解偶电容，使得电压过冲或下冲量被降低。然而，较大集成电路解偶电容作为一种方案的可行性是有限的，因为在集成电路内要求大的面积来放置这些解偶电容。同样，解偶电容的任何增加量的效果被降低，因为电源电压的过冲和下冲的量正比于解偶电容的增加量的平方根。而且，随着微处理器、微控制器或者其它集成电路变得更快和电流消耗的增加，电源电压过冲和下冲的问题更加变得恶化。因此，存在一种需要监视和控制电源电压过冲和下冲，以维持在可接受的限制范围内。
以示例的方式(但不限于附图的例子)说明了本发明，其中，相同的参考标记代表相似的部件，其中图1以部分方框图形式和部分原理形式说明根据本发明的一个实施例的系统；图2说明对应功率管理暂态的电流和电压波形；图3说明对应内部流(in-stream)电源暂态的电流和电压波形；图4说明对应周期的电源暂态的电流和电压波形；图5-7说明根据本发明的实施例的电流和电压波形；和图8以方框图形式说明根据本发明的一个实施例的、图1的功率消耗电路的一部分。
本领域的普通技术人员将理解，附图中的元件被说明来达到简单和清楚的目的，并且没有必要按比例绘制。例如，在附图中的一些元件的尺寸可以被相对其它元件放大，以帮助提高对本发明实施例的理解。
具体实施例方式正如在此的使用，术语“总线”被用来指多个信号或者多根导线，它们可被用来传输一种或多种类型的信息，诸如数据、地址、控制或者状态。当指的是使信号、状态比特、或者类似的装置分别进入它的逻辑真或者逻辑假装态时，使用术语“维持(assert)”和“取消”(或者“解维持”)。如果逻辑真状态是逻辑电平1，则逻辑假状态是逻辑电平0。如果逻辑真状态是逻辑电平0，则逻辑假状态是逻辑电平1。
本发明的实施例总的来说涉及监视和控制功耗电路(诸如集成电路)的功耗(即，电流要求)，以防止破坏电源电压下冲、过冲、和振荡。例如，本发明的一个方面涉及一种方法，用于控制集成电路中的电流要求，集成电路具有功耗电路。该方法包括检测在电源电压中是否出现或者预期到预期确定的过冲和预确定的下冲中的至少之一，且如果在电源电压中检测到一个预确定的过冲或者预确定的下冲，控制由功耗电路消耗的电流以确保电源电压将维持在预确定的电源电压电平的预确定边界内。
本发明的另一个方面涉及到一种集成电路，其包括一电容解偶部件，用于当电源电压电平降低时提供电流，也用于当电源电压电平增加时消耗电流。集成电路也包括用于消耗功率的功耗电路，和用于控制由功耗电路消耗的至少一个部分消耗的电流的功耗控制电路，其中功耗电路被耦合到功耗电路。
本发明的另一个方面涉及到一种集成电路，包括用于消耗功率的功耗电路，和用于控制由功耗电路的至少一部分消耗的电流的、耦合到功耗电路的功耗控制电路。功耗控制电路包括用于将电源电压与预定电压比较的监视电路。集成电路也包括耦合到功耗控制电路的时钟调整电路，时钟调整电路调整被提供给功耗电路的一部分的时钟信号。
图1说明根据本发明的一个实施例的系统10。图1是系统10的简化的、近似的电路模型。在一个实施例中，系统10是电源VLSI系统。因此，系统10可包括不同于图1中示出的那些部件的其它的或者不同的固有的或者寄生部件。系统10包括耦合到板级电路4的电源12，板级电路4耦合到封装6，封装6耦合到集成电路8。板级电路4包括耦合到板解偶部件16的板电源互连12。封装6包括封装互连14，集成电路8包括耦合到集成电路电容解耦部件18的集成电路电源互连22和功耗电路20。集成电路解偶部件18和功耗电路20也被耦合到电源12和板解偶部件16。
系统10说明电流从电源12流到功耗电路20。电源12想要提供恒定的电压。例如，电源12可以是电源调节器、电池等。同样，应注意到，电源12可以被包括作为诸如板级电路4的电路板的一部分，或者可以是如图1所示的外部电源(例如，在汽车的应用中)。电流从电源12流经板级电路4。板级电路4包括表示电路板电源通路的固有的、寄生电感的板级电源互连12。同样，板级电路4可包括板解偶部件16，在一个实施例中(如图1所示)，板解偶部件16是离散电容部件。该离散电容部件包括固有的电阻和电感，如图1的板解偶部件16所示。然后，电流从板级电路4流经包括在封装6中的封装引线。这些封装引线也包括如封装互连电感14示出的固有的、寄生电感。然后，电流在到达在功耗电路20内的设备之前，流经集成电路电源互连22。集成电路电源互连22由在系统10中的电阻和电感模拟(model)。
在流经集成电路互连22之后，电流到达在图10中表示为可变电阻(即可变负载)的功耗电路20。例如，功耗电路20可包括工作电路，诸如微处理器核的逻辑门。然而，在可替换的实施例中，功耗电路20可包括参与集成电路8的操作并且要求电流的任何电路。即，功耗电路20通常不是仅仅提供和接收电流，而是还执行一些其它的功能。
与集成电流20并行的是集成电路电容解偶部件18。这些解偶部件18可以各种不同的方式形成。例如，在一个实施例中，它们可以是诸如电容的无源元件，或者在另一个实施例中，可以是有源元件，诸如配置作为电容元件的MOS晶体管。当电源电压电平降低时集成电路电容解偶部件18提供可观的电流给功耗电路20，同样，当电源电压电平增加时则消耗电流。因此，集成电路电容解偶部件18的功能是响应来自电源12的电源电压，提供或者消耗电流。(还要注意，除了提供或者消耗电流之外，集成电路电容解偶部件18在系统10中通常不执行其它的功能。)可以理解，图1的系统10只是固有寄生的或者实际的包括的部件的近似。因此，本领域普通技术人员可以理解，可以用各种不同的方式来表示耦合到电路板的封装集成电路。例如，系统10可以利用更加复杂的或者更加简单的表示。
如果板级解偶部件16提供足够的电容，板级解偶部件16将封装6和板级功率互连11引起的电感屏蔽开来，使得在节点24处出现标称恒定电压。然而，即使可以用足够大的板级解偶部件16来屏蔽板级电路4的电感，在节点24之后，由封装互连14引入了寄生电感。因此，电源电压过冲和下冲直接正比于dI/dtL./C,]]>其中L是封装6(即，封装互连14)的和集成电路功率互连22的电感，C是集成电路电容解偶部件18提供的电容，dI/dt指的是功耗电路20要求的电流的变化率。
因此，如上所述，为了降低电源电压过冲和下冲的幅度，可以降低封装电感(L)，或者可以增加集成电路解偶电容(C)。然而，如上所述，增加C的值和降低L的值是有限制的。例如，如上所述，为了增加C，在集成电路8内要求更多的区域。同样，随着技术的发展以及制造出更加复杂的集成电路，封装的寄生电感不太可能降低。例如，由于封装互连14的以及集成电路功率互连22的寄生电感与集成电路和封装的物理尺寸相关，存在将L降低到某一电平下的限制。而且，由于L/C是在平方根号之内，增加C或者降低L的效率被减少了(例如，通过增加C和/或降低L得到的降低9变成实际仅仅降低3)。因此，本发明的实施例一些方案，集中于降低dI/dt以降低电源电压过冲或下冲的量。例如，为了降低dI/dt，可以降低dI，或者可以增加dt，或者进行这两种操作的组合，以帮助控制电源电压过冲和下冲。因此，如下面的介绍，一种监视电源电压并且控制功耗电路20的电流要求的方法可以有效地降低dI/dt。(同样要注意，本发明的实施例在时钟被调整时也可以增加有效的解偶电容(C)以降低电流要求。)图2-4说明各种电流(I)和电压(Vdd)波形，其中，I指的是功耗电路消耗的电流，Vdd是电源电压，如从功耗电路20的设备看到的一样。注意，电压波形实时地对应电流波形，并且说明随着功耗电路20的电流消耗的变化Vdd对电流的响应。图2-4的波形有助于说明导致电源电压过冲和下冲的示例的电流变化。
图2说明对应功率管理暂态的电流和电压波形。例如，图2的波形对应从低功率状态过渡到满功率工作的功耗电路20。(注意，尽管图2中没有示出，当从满功率工作过渡到低功率状态时，也发生功率管理暂态。)因此，在功率管理状态期间，功耗电路20以低功率状态工作，且电源电压(Vdd)处于低功率标称电平。功率管理状态可指功耗电路20处于断路状态、低功率状态(诸如处于睡眠或者小睡眠式)等等。当上电、复位、从睡眠模式醒来或者类似情形时，在暂态时间到满功率工作期间，电流斜线地上升(ramp up)，满功率工作影响Vdd电压电平(至少部分因为在低功率状态和满功率操作之间存在的大的dI)。
例如，当在功率管理状态期间电流电平位于低功率状态电平时，Vdd位于它的低功率标称Vdd电平。在电流从低功率状态到满功率工作过渡时的暂态期间(例如当复位或者上电时)，Vdd下冲到低于低功率标称Vdd电平。然后，在稳定于满功率标称Vdd电平(对应满功率工作)之前，Vdd继续振荡(下冲或者过冲)。在从满功率工作到低功率状态过渡中发生相同的情形(未示出)，其中Vdd首先过冲满功率标称Vdd，然后，再稳定于低功率标称Vdd之前，继续振荡或者振铃。
电源电压过冲和下冲都能毁坏功耗电路20。例如，下冲可以不利地影响速度路径，其导致性能损失。下冲也还可以防止功耗电路20保持状态，因此毁坏功耗电路20。同样，过冲可以促使一些路径执行得更快，这可以妨碍为功耗电路20定义的保持时间，或者可以引入诸如降低晶体管的薄氧化物的可靠性问题。因此，必须对下冲和过冲的任何电平进行控制，以防止破坏功耗电路20，并且确保功耗电路20适当工作。
图3说明了对应内部流功率暂态的电流和电压波形。例如，当执行要求消耗更低的功率量的资源的指令时，功耗电路20处于部分功率工作。然而，在指令流内，功耗电路20可以执行这样的大功率指令这些指令要求消耗较大的功率量的资源。在这些大功率指令期间，功耗电路20以大或满功率工作。在部分功率工作和满功率工作之间的电流暂态小于图2的在低功率状态和满功率工作之间的电流暂态(因此，导致较低的dI)；然而，在低功率指令流和大功率指令流之间的暂态时间更快意味着dt更小。因此，由于Vdd正比于电流相对时间的变化率(dI/dt)，短的暂态时间对应更小的dt值，其很可能促使Vdd在稳定于或者高于满功率标称Vdd之前以它的部分功率标称VDD电平振荡(即，振铃)。同样，这种振铃带来了电源电压下冲和过冲，这可破坏功耗电路20。
图4说明对应周期功率暂态的电流和电压波形。例如，功耗电量路20可以重复地执行可包括大功率指令和第功率指令的一系列指令。这些指令可导致在以满功率工作的大功率指令和以部分功率工作的低功率指令之间的反复的周期图形的交替变化，从而导致周期的电流消耗波形，如图4所示。这种周期的图形可以与系统10的电源网络的谐振频率耦合(match up)，促使Vdd在每一个循环周期以不断增加的速率的过冲和下冲。这将导致在功耗电路20内出现巨大的电压过冲和下冲，如图4所示。(注意，系统10的电源网络指的是由电源12、板级电源互连、板解偶部件16、封装互连14、集成电路电容解偶部件18、和集成电路功率互连22形成的电网。在替换实施例中，除了上面列出的部件之外，电源网络可包括更多的或者更少的部件。)在图2-4中说明的每一个问题可导致破坏功耗电路20的效率，因此需要解决这些问题中的每一个。而且，在功耗电路20内，很多带来问题的暂态是不可预测的发生，因此，无法预先防止。例如，图3和4的情形可以由在可以没有通知就出现的指令流内的特定的一系列指令引起。同样，由于各种不同的指令流可以引起这些问题，可以想得到，人们可以有意地设计此类指令流，从而产生破坏的计算机病毒。而且，不要求特定的指令来生成破坏的指令流意味着有大量的不同设计选择来产生可以功率任何类型的功耗电路20的病毒。因此，微处理器、微控制器或者不负责或者控制这种电源电压过冲和下冲的(可预测的和不可预测)其它的集成电路容易受到这些危险的计算机病毒的攻击。
例如，这些病毒(即，危险的代码部分)可被发送到个人计算机(PC)处理器，在这里，它们可以反复地尝试并且最终成功地促使电流以PC处理器的谐振频率振荡，因此导致破坏PC处理器的灾难性的过冲或者下冲。另外，这些病毒还被写成产生快速的或者大的功率过渡，导致电源电压的危险的过冲和下冲，不可避免地破坏PC处理器。因此，一个人可以将计算机病毒全球地发布到与互连网连接的任何计算机，带来不可挽回的破坏。而且，由此类电源电压过冲和下冲引起的问题的严重程度随着时钟速度的变快而增加。(例如，随着时钟速度的增加，通常，由于使用更多的解偶设备，谐振频率降低。这使得在指令流内的功率过渡容易受到过冲、下冲和谐振频率振荡影响。)为了解决图2引入的问题，由功耗电路20消耗的功耗可以被间断地中断，以通过增加dt来减少dI/dt。可以通过如下方式来中断功耗停止全局的或者局部的时钟，中止在功耗电路20内的处理器流水线，中断发出新的指令，或者关闭部分的功耗电路20。因此，可以使用任何减少功耗的措施来中断功耗和控制功耗电路20的电流要求。
图5说明从低功率状态到满功率工作的、包括功耗中断的过渡。电流的变化导致Vdd的变化。电流波形30和电压波形34对应图2的功率管理暂态。利用本发明中断功耗电路20的功耗的实施例，得到的电流波形是波形32，相应的电压波形是38。注意，电压波形38不再包括与电压波形34一样的下冲和过冲量。即，电压波形38导致受到控制的振铃维持在预确定的容许偏差之内，如功耗电路20所允许的一样。
图5也说明了对于Vdd的上限减少阈值和下限减少阈值。因此，当Vdd降低到下限减少阈值之下时(响应于I的增加)，当电压波形38从低功率标称Vdd下降到下限减少阈值时(在点36)，功耗被中断(因此减少电流要求)，如图5所示。如波形32的平滑部分(部分31)所示，功耗维持中断，直到电压波形增加并且到达上限减少阈值(在点37)。当到达上限减少阈值时，消耗标称的功耗，且继续从在功耗被中断之前所离开的相同功率水平开始到满功率工作的过渡，如波形32的斜坡部分(紧跟在部分31之后)所示。Vdd再一次降低，直到到达下限减少阈值(在点39)，在此点，功耗被再一次中断(部分33)。最终，Vdd不再降低，并且超过阈值，且电压波形最终在满功率标称Vdd电平附近稳定。因此，功耗的终端在每一次中断期间改变了过渡，现在，总的dt 43大于没有中断时的dt，因此得到了减少的dI/dt和受到控制的电源电压下冲。
图6说明了功耗电路20从满功率工作向下过渡到低功率状态。注意，波形仅仅是与图5的波形倒转。电流波形69和电压波形65对应上面介绍的功率管理暂态问题(注意，这些波形69和65是图2的电流和电压波形的倒转)。利用本发明的实施例，间断地增加功耗电路20的功耗，得到的电流波形是波形79，相应的电压波形是67。因此，为了减少dI/dt，可以间断地增加功耗，如下面的详述。可以通过开启在功耗电路20内的空闲块(即上电)、发出大功率指令、开启功耗负载等来增加功耗电路20的功耗(即，电流要求)。因此，通过增加dt增加了dI/dt，有助于控制电压振铃。
图6还说明对于Vdd的上限增加阈值和下限增加阈值。因此，当Vdd上升超过上限增加阈值时(响应I的降低)，当电压波形67从大功率标称Vdd上升到上限增加阈值(在点57)时，功耗增加(从而增加电流要求)，如图6所示。如波形79的升高部分(部分51)所示，功率保持增加，直到电压波形67降低并且到达下限增加阈值(在点59)。当到达下限增加阈值时，消耗标称功耗，且从在如果没有间断增加的话的继续的功耗点开始继续到下限功率状态的过渡，如波形79的降低部分(紧跟在不分51之后)所示。Vdd再一次增加，直到到达上限增加阈值(点61)，在此点，功耗再一次增加(部分53)。最终，Vdd不再增加并且超过上限增加阈值，且电压波形67最终在低功率标称Vdd电平附近稳定。因此，在功率的增加中的间隔增加了总的过渡时间，使得总的dt 83大于在功率中没有间断时的dt 81，因此得到增加的dI/dt和受到控制的电压电源过冲。
同样，为了解决图3中示出的问题，根据电流分别从部分功率工作过渡到满功率工作或者从满功率工作过渡到部分功率工作，功耗可以被间断地中断或者间断地增加，如参考图5和6做的介绍。通过间断地中断或者增加功耗，分别增加在低功率指令流和大功率指令流或者大功率指令流和低功率指令流之间的过渡时间(即，dt)，从而降低总的dI/dt。如图5和6所示，这控制了在功率电平之间的快速电流过渡带来的Vdd的振铃影响。
图7说明功耗电路的间断的中断以解决图4中示出的问题。为了防止由大功率和低功率指令的周期重复引起的巨大的电压过冲或下冲与系统10的电源网络的谐振频率耦合，功耗电路可被中断(例如，部分48和52)，使周期图形的相位发生变化，使得不与功耗电路20的谐振频率耦合。而且，可以间断地增加功耗(部分50和54)，结合间断的中断(部分48和52)，控制任何的Vdd振铃。每一次Vdd到达相应的阈值时，功率要么被减少、增加，或者被返回到标称功耗。随着电流从部分功率工作到满功率工作过渡(即，从执行低功率指令过渡到执行大功率指令)，Vdd降低，直到到达下限减少阈值(在点71)，在此点，功耗被中断(例如，部分48)。然后，Vdd增加，直到到达上限减少阈值(在点73)，在此点，功耗电路20消耗标称功耗。随着电流继续过渡到满功率工作，Vdd继续正常地响应功耗电路20消耗的电流，直到到达上限增加阈值或者下限减少阈值中的一个。
在图7的实施例中，由导致电流要求变化的Vdd到达的下一个阈值是上限增加阈值(在点75)，在此点，功耗被增加(部分50)。当Vdd到达标称Vdd响应恢复的下限增加阈值(在点77)时，中止功率的增加。注意，在功耗被中断的部分(例如，部分48和52)期间，得到的波形42被改变了与中断的持续时间相等的时间量，因此连续地相移波形42。功耗被增加的周期(例如，部分50和54)不会导致进一步的相移波形；然而，它们有助于控制电压振铃影响，如波形46所示。因此，功率中断部分48和52以及功率增加部分50和54的组合有助于确保电流波形对于延长的时间周期永远不耦合谐振频率，并且有助于通过确保电平在可接受的水平之内来控制Vdd的振铃影响。注意，尽管在每一个部分功率/满功率过渡期间，图7仅仅说另了一个中断或者增加，可以设计电压阈值以产生功耗中的任何数目的中断或者增加。
图8以方框图形式说明了功耗电路20的一部分，功耗电路20包括功耗控制电路62，功耗控制电路包括监视电路60、功耗减少控制电路64、功耗增加控制电路66。功耗控制电路62接收上限减少阈值、下限减少阈值、上限增加阈值、和下限增加阈值以根据需要中断或者增加功耗(如参考图5-7进行的介绍)。因此，在监视电路60内的比较器68、70、72、和74每一个都接收Vdd和阈值，并且提供控制信号给功耗减少控制电路64或者功耗增加控制电路66。例如，比较器68和70中的每一个提供控制信号给减少控制电路64，而比较器72和74中的每一个提供控制信号给增加控制电路66。因此，当到达相应的阈值时，这些信号被维持。
减少控制电路64提供控制信号84给时钟调整电路78。响应于到减少控制电路64的输入，控制信号84被维持。例如，当到达下限减少阈值时，可以维持控制信号84。时钟调整电路78还接收CLK(时钟信号)和输出ADJUSTED CLK(调整的时钟信号)。例如，在一个实施例中，时钟调整电路78可以是时钟脉冲门电路，其中，ADJUSTED CLK是选通时钟信号。CLK可以是在功耗电路20内的任何时钟信号。例如，它可以是全局时钟或者局部时钟。同样，时钟调整电路78可以在功耗电路20内调整任何时钟信号。例如，时钟调整电路78使能在功耗电路20内的现有的功率管理电路以调整时钟。另外，可以用诸如流水线停止电路(pipe stalling circuitry)的其它功率中断电路来代替时钟调整电路78，流水线停止电路促使在功耗电路内的流水线停止，而不是中断任何时钟信号。而且，除了流水线，可使用延迟或者停止其它任何可用结构类型的电路的其它功率中断电路。在可替换实施例中，可以使用任何其它的电路来代替时钟调整电路78，其中断功耗电路20的功耗(即，电流要求)。
增加控制电路66提供控制信号82给功率消耗电路80。功率消耗电路80连接在Vdd和地之间，并且被用电阻来作为模型。响应到增加控制电路66的输入(例如，当到达上限增加阈值时)，控制信号82被维持。当控制信号82被维持时，功率消耗电路80被使能，这增加了功耗电路20的功耗(即，电路要求)。功率消耗电路80可以是功耗电路20的现有部分，其也可以被用来根据需要消耗功率。例如，功率消耗电路80可以包括空闲电路块，其被上电以增加功耗。在可替换实施例中，功率消耗电路80可以是在功耗电路20上可用的电路，其正是被用来增加功耗。
参见图5-7可以更好地理解图8。例如，如图5-7所示，当Vdd到达下限减少阈值时，比较器70维持它的对减少控制电路64的控制信号，减少控制电路响应从比较器70接收到维持的控制信号而维持控制信号84。然后，时钟调整电路78使能功耗中断，直到比较器68检测到已经到达上限减少阈值，在此点，控制信号84被解维持，并且恢复标称功耗。同样，如图5-7所示，当Vdd到达上限增加阈值时，比较器72维持它的对增加控制电路66的控制信号，增加控制电路进行响应以维持控制信号82。然后，功率消耗电路80使能功耗增加，直到比较器74检测到已经到达下限增加阈值，在此点，控制信号82被解维持，并且恢复标称功耗。
虽然示出了利用两组上限和下限阈值的4点控制系统，可以使用基于一般的控制理论的替换方法。例如，可以设计功耗控制电路62以不仅监视绝对电压电平，而且监视电压变化率。另外，替换的控制系统可递增地改变诸如功率消耗电路80的任何功率消耗电路消耗的功耗，同样递增地减少诸如功耗电路20的功耗电路消耗的功耗。因此，可使用更智能的控制系统来实现更多的控制。另外，通过组合一些阈值电压和使用单一值，可以简化图8的电流控制。例如，除了利用独立的上限减少阈值和下限减少阈值，可以将它们组合成单一的减少阈值。同样，也可以组合上限增加阈值和下限增加阈值成单一的增加阈值。因此，图8的方框图仅仅是一个示例的一个实施例，但是根据所希望的控制量，可以更加简化或者更加复杂。同样，在替换实施例中，在功耗电路20内使用的阈值可以是用户可编程的而不是固定的。这给用户带来了更大的灵活性。
在前述的说明中，已经参考特定的实施例介绍了本发明。然而，本领域普通技术人员将认识到，在不背离权利要求书阐述的本发明的范围的条件下，可以进行各种修改和变化。例如，尽管一般地参考微处理器来介绍了本发明的实施例，可以使用功耗控制电路来控制任何集成电路的电流要求，而不仅限于微处理器。同样，虽然图8中说明功耗控制电路62直接检测电源电压，可以使用其它的确定电源电压(Vdd)的措施，诸如通过敏感电源电流、功率、信号延迟、和信号频率中的至少之一。因此，说明书和图被认为是示例性的而不是限制性的，并且希望所有此类修改包括在本发明的范围之内。
虽然已经参考特定的导电类型或者电位极性介绍了本发明，本领域普通技术人员将理解，可以使导电类型和电位极性反向。
针对上述特定实施例描述了利益、其它优点以及问题解决方法。然而，利益，优点，问题解决方法以及任何可能引起任何利益、优点或解决方法出现或使其更加显著的因素都不构成任意或所有权利要求的重要的、所需的或必需的特征或因素。如在此使用的，术语“包含(comprises、comprising)”或其它任何变化意旨涵盖非排他性的包含，例如一个包括一系列组件的程序，方法，物品或装置不仅包括上述组件，还可能包括没有明示列出或上述程序，方法，物品或装置固有的其它组件。
权利要求
1.一种用于控制集成电路内的电流要求的方法，所述集成电路具有功耗电路，该方法包括步骤检测在电源电压中是否出现或者预期到预确定的过冲和预确定的下冲中的至少之一；和如果在电源电压中检测到一个预确定的过冲或者预确定的下冲，控制所述功耗电路消耗的电流以确保所述电源电压维持在预确定的电源电压电平的预确定边界内。
2.如权利要求1的所述方法，其中，所述检测步骤包括步骤将所述电源电压与参考电压进行比较，其中，所述比较步骤包括如下步骤将所述电源电压与第一参考电压比较；和如果所述电源电压低于第一参考电压，检测已经出现预确定的下冲；将所述电源电压与第二参考电压比较；和如果所述电源电压高于第二参考电压，检测已经出现预确定的过冲。
3.如权利要求1的所述方法，其中，所述控制步骤不要求使用解偶电容。
4.如权利要求1的所述方法，其中，所述控制步骤进一步包括步骤选择地对在功耗电路中的电流进行相移。
5.如权利要求1的所述方法，其中，所述控制步骤进一步包括步骤执行停止和启动被提供给所述功耗电路的至少一部分的时钟中之
6.一种集成电路，其包括电容解偶部件(18)，用于当电源电压降低时提供电流，并且用于当电源电压增加时消耗电流；功耗电路(20)，用于消耗功率；和功耗控制电路(62)，用于控制由功耗电路的至少一部分消耗的电流，所述功耗控制电路连接到所述功耗电路。
7.如权利要求6的所述集成电路，其中所述功耗控制电路包括功耗减少控制电路(64)，用于减少由功耗电路的至少一部分消耗的电流；功耗增加控制电路(82)，用于增加由功耗电路的至少一部分消耗的电流；和监视电路(60)，用于将电源电压与预确定的电压进行比较，所述监视电路连接到所述功耗减少控制电路以及所述功耗增加控制电路。
8.如权利要求7的所述集成电路，其进一步包括功率消耗电路(80)，其被连接以从所述功耗增加控制电路接收至少一个控制信号，所述功率消耗电路选择地消耗功率。
9.如权利要求6的所述集成电路，其进一步包括时钟调整电路，其被连接以从所述功耗增加控制电路接收至少一个控制信号，所述时钟调整电路调整被提供给所述功耗电路的至少一部分的时钟信号，其中，所述时钟调整电路选择地中断被提供给所述功耗电路的至少一部分的时钟信号。
10.一种集成电路，其包括用于消耗功率的功耗电路(20)；功耗控制电路(62)，用于控制由所述功耗电路的至少一部分消耗的电流，所述功耗控制电路耦合到所述功耗电路，其中，所述功耗控制电路包括用于将电源电压与预定电压进行比较的监视电路和时钟调整电路(78)，其被耦合到所述功耗控制电路，所述时钟调整电路调整被提供给所述功耗电路的至少一部分的时钟信号。
全文摘要
本发明总的来说涉及控制集成电路中的电流要求的方法和装置。一个实施例涉及包一种方法，其包括检测是否出现或者预期到电源电压过冲或下冲，且如果检测到过冲或下冲，控制功耗电路消耗的电流以确保电源电压维持在可接受的电平。其它的实施例涉及到一种集成电路，其包括电容解偶部件(18)、功耗电路(20)、和用于控制由功耗电路的至少一部分消耗的电流的功耗控制电路(62)。因此，本发明的实施例涉及到监视功耗电路(例如，集成电路)的功耗(即电流要求)，以防止毁坏电源电压下冲、过冲和振荡。
文档编号G06F1/30GK1509431SQ02809963
公开日2004年6月30日 申请日期2002年4月5日 优先权日2001年5月15日
发明者戴维·T·布洛乌, 拉金德兰·V·潘达, 拉雅·乔杜里, 弗拉基米尔·P·佐洛托夫, 拉万德拉拉吉·拉马拉朱, 乔杜里, 兰 V 潘达, 戴维 T 布洛乌, 拉拉吉 拉马拉朱, 米尔 P 佐洛托夫 申请人:摩托罗拉公司