专利名称：多机共享计数器与信号发生器用的asic的制作方法
技术领域：
本实用新型涉及一种用于计数器与信号发生器的芯片，特别是指一种采用FPGA芯片的多机共享计数器与信号发生器用的ASIC。
背景技术：
多功能计数器和信号发生器是科研开发、教学实验、设备维护最基本最常用的二种电子仪器，目前我国它们大都是分立、智能型产品，无其集成的ASIC产品，也无其虚拟产品，它们不能充分利用PC机丰富的资源，也就不能充分地扩张仪器的功能和提高仪器的方便使用性，故其价位较高、功能不多、使用较烦。
实用新型内容本实用新型的目的在于提供一种多机共享计数器与信号发生器用的ASIC，采用这种ASIC的仪器具有体积小、操作方便、并行工作、界面优美、功能多、性能高、性价比高的特点。
为实现上述目的，本多机共享计数器与信号发生器用的ASIC采用FPGA芯片，其内部电路包括PC机接口电路，用于实现PC机与FPGA的三总线驱动、隔离和译码；分频器，用于将外接的时钟信号处理为系统所需各类信号；信号产生控制器，用于产生满足用户频率和占空比要求的矩形波；波形参数寄存器，用于寄存用户输入的波形参数；地址发生器，用于地址产生；波形数据存储器，用于存储非矩形波波形数据；数字滤波器；用于消除信号产生控制器所产生矩形波的毛刺；数字扩张器，用于将数字滤波器的输出进行扩张。
本多机共享计数器与信号发生器用的ASIC，还包括模拟输入信号处理电路，用于将不同幅度的模拟信号整理为TTL电平信号；计数控制器，用于计数工作方式将待测信号、用户命令、时钟有机地组合送给计数器、延时触发器与锁存器；计数器，用于完成待测信号的计数；延时触发器，用于产生计数器的清零信号；锁存器，用于计数器计数结果的锁存；数据转换器，用于将锁存器的32位数据转换为8位数据供CPU读取，同时提供数据有效信号供CPU查询。
本多机共享计数器与信号发生器用的ASIC，还包括等精度预处理器，用于将模拟输入信号处理电路的输出信号进行预处理。
本多机共享计数器与信号发生器用的ASIC，还包括单片机接口电路，用于外接的单片机与FPGA的总线连接；显示锁存器，与单片机接口电路耦接，用于单片机系统工作时显示部分的段位码信号锁存；键盘接收器，与单片机接口电路耦接，用于单片机工作时对键盘识别时为扫描提供锁存、缓冲的I/O口。
采用本ASIC的多机共享计数器与信号发生器具有下述优点1)具有PC机和单片机两种控制工作方式。在PC机控制工作模式时，可利用现有PC机强大的计算能力和丰富的资源，充分地扩张仪器的功能和提高仪器的方便使用性。
2)用单片机代替PC工作时，仪器体积小，便于携带，非常适合野外作业。
3)可实现外部待测信号的频率、周期、占空比、脉宽、计数的全自动化高精度测量，并输出频率、占空比满足用户要求且步进可调的矩形波信号及其它波形信号。
以下结合附图及具体实施例对本实用新型的结构作进一步的说明。
图1为本实用新型的一个具体应用原理框图。
图2为本实用新型的电原理图。
具体实施方式
如图1所示，图1为本ASIC与PC、单片机结合组成的多机共享的计数器与信号发生器原理框图。图中虚线框内为ASIC的原理框图，本ASIC采用FPGA芯片，其内部包括PC机接口电路6、单片机接口电路7、显示锁存器9、等精度预处理器12、分频器14、键盘接收器15、计数控制器16、计数器17、延时触发器18，锁存器19、模拟输入信号处理电路20、信号产生控制器21、波形参数寄存器22、数字滤波器23、地址发生器25、波形数据存储器26、数据转换器32、数字扩张器33。其中信号产生控制器21、波形参数寄存器22、地址发生器25、波形数据存储器26、数字滤波器23、数字扩张器33用于产生用户要求的矩形或其它波形信号；模拟输入信号处理电路20、等精度预处理器12、计数控制器16、计数器17、延时触发器18、锁存器19、数据转换器32用于完成外接信号的测量；PC机接口电路6、单片机接口电路7、显示锁存器9、键盘接收器15提供PC机及单片机与本ASIC芯片工作时的接口电路。ASIC的外接电路中晶振电路13用于产生计数器、信号发生器所需工作时钟和系统自检时钟；用户输入1为PC机键盘或鼠标，用于输入用户命令；PC机2为用户虚拟方式的主控机；EPC1模块3为串行配置芯片，用于FPGA上电转载文件；键盘4为单片机输入用户命令设备；单片机5为单片机方式的主控机，该单片机内带EPROM；跳线选择开关8用于PC机和单片机的选择；显示驱动电路10用于显示器11的驱动；显示器11为LED数码管；倍频器24用于将信号产生控制器21输出的方波倍频；数模转换器27用于将非矩形波数据转换为模拟信号；低通滤波器28用于滤掉模拟高频毛刺；选择器29为模拟开关，用于矩形波与其它波形的选择；幅度控制器30，用于输出信号的幅度控制；输出电路31用于将输出波形放大、驱动、极性变换等。
采用本ASIC的多机共享计数器与信号发生器有两种工作模式PC机控制工作方式和单片机控制工作方式。工作模式由跳线选择开关8选择。当选择PC机控制工作方式时，用户输入1的命令选择送给PC机2，PC机2通过PC机接口电路6与FPGA联络；当选择单片机控制工作方式时，单片机5通过单片机接口电路7与FPGA联络，键盘4的信息送至键盘接收器15，键盘接收器15为单片机5键盘扫描提供接口电路。
下面详细描述其具体工作原理1)测量信号。外部待测信号送到待测信号处理电路20的输入端，经过待测信号处理电路20放大限幅整形为TTL信号后送入FPGA，在FPGA计数器诸模块中运用等精度等测量技术实现外部待测信号的频率、周期、占空比、脉宽、计数的全自动化高精度测量。系统在为等精度测量时待测信号处理电路20来的TTL信号送到等精度预处理器12，12再提供等精度的待测信号给计数控制器16，其它方式测量时则直接送到计数控制器16，计数控制器16在分频器14提供的时钟和PC机2或单片机5发出的测试方式命令控制下，输出各功能计数所需的预置门控信号、时标信号、待测信号的有机组合给计数器17，计数器17为2个32位计数器，计数控制器16同时送信号给延时触发器18产生有效的清零信号给计数器17，以便计数器17清零后重新计数，而计数控制器16又将输出送至锁存器19，锁存器19在计数器17清零前将计数器17的计数结果有效锁存，锁存器19输出32位数据与数据有效信号给数据转换器32，数据转换器32能在PC机2或单片机5的控制下将32位数据分4次，每次8位送出，同时提供数据有效信号供PC机或单片机查询。在PC机控制工作模式时，计数结果由PC机处理后送PC机显示屏显示；在单片机控制工作方式，单片机5接收计数结果后进行处理，将要显示的结果分时分位地送至显示锁存器9，显示锁存器9把锁存的段位信息送驱动器10驱动后至LED显示器11进行显示。键盘4的命令送给键盘接收器15，单片机5通过单片机接口电路7和键盘接收器15来扫描键盘信息，获取用户命令。
2)产生信号。用户输入的信号产生参数经PC机2或单片机5处理后，经PC机接口电路6或单片机接口电路7送至波形参数寄存器22保存，信号产生控制器21在分频器14的时钟控制下，通过读取波形参数寄存器22的数据能自动地产生满足用户频率和占空比要求的矩形波和方波信号，在矩形波输出时信号产生控制器21输出矩形波经数字滤波器23数字滤波去掉毛刺后，再经数字扩张器33位扩张后送给选择器29，若为非矩形波输出，信号产生控制器21输至倍频器24，倍频器24产生40倍频率的信号给地址发生器25，地址发生器25则按40倍频节奏将地址送给波形数据存储器26，波形数据存储器26则按倍频器24输出节奏送出非矩形波一个周期的数据，经数模转换器27完成数模转换，再经低通滤波器28完成模拟低通滤波到达选择器29，选择器29在PC机2或单片机5的控制下选择输入，幅度控制器30将选择器29的输出作为自己数模转换器的参考电压，PC机2或单片机5控制幅度控制器30的数字量输入，这样幅度控制器实现输出幅度的控制，输出电路31将幅度控制器输出再经驱动、极性变换、电压调节等处理后输出。
如图2所示，总线接口模块ZIEKO完成PC机ISA插槽过来的三总线信号的锁存、译码和驱动，当I/O地址为280H～2F7H时本适配器工作，同时使本适配器与PC机其它的I/O设备隔离开来，同时内有单片机总线的转换接口电路。其接口电路的选择由跳线信号XT来控制。
FPGA外围晶振采用一个±0.5ppm、50M TCXO晶振，2个100M、±25ppm的OSC晶振作为分频器C1的输入CLKD[2..0]，其输出为系统提供计数器工作时的时标信号Q[1..0](CLKK[1..0])、预置闸门信号Q6(CLKB2)、基准频率Q4(CLKB0)、自检参考信号源Q5(CLKB1)及信号产生的基准信号源Q2(CLKA)等。PJC为频率等精度测试预处理模块，它将输入信号转换为等精度测试时计数控制器PK所需的信号INF[1..0]，若为脉宽、占空比、计数测量则TEST[1..0]直接输入到PK的INM[1..0]。
PC接收键盘或鼠标来的用户命令，单片机接收键盘信息则通过JPY的DA[7..0]、DB[7..0]完成扫描，若为计数器测量则该命令经ZIEKO送至PK，PK模块则在CPU的控制下向计数器CNT2送出各功能测试所需的门控信号GATE、时标信号CLK、待测信号的有机组合。CNT2完成2个32位的同步计数，当GATE为高电平时计数器计数，在GATE的下降沿CNT2计数停止并锁存该计数值，同时使CHX查询信号有效以供在定时中断服务中让PC机通过数据转换器PJK查询读数，或供单片机5通过PJK查询读数，PJK主要完成8/32数据的位数转换和控制状态信号的传递，PC机若读到有效数据则返回Delphi中完成高精度的数值运算后送屏幕显示。单片机读回有效数据后经过高精度快速运算后送JPY的DC[7..0]、DD[7..0]进行显示的段位锁存，再送外部驱动显示。延时触发器YC主要由D触发器及一些组合逻辑电路构成，它在GATE的下降沿作用下产生一个1μS的负脉冲作为CNT2的清零信号，为CNT2下一次重新计数做准备。
若用户命令为信号产生，则用户先输入波形数据，CPU依此数据计算得到波形参数，并存放到FPGA的波形参数寄存器JICUN，这些参数主要是13位数据长度DF和DR、20位余数Y1、20位频率F1、13位占空比Z1。CNT14为14位二进制同步减法计数器实现分频任务，CNT20实现信号频率自动重复输出任务，CMPY为比较器以实现占空比、余数、频率的比较，BUSMUK完成CNT14所需分频系数的选择，CNT14、CNT20、CMPY、BUSMUX等组成了信号产生的控制器，能通过对分频系数的选择、计数比较自动地实现余数插补和占空比调节，从CMPY的Z输出端输出频率、占空比步进可调的矩形信号OUTA。在矩形波输出时，OUTA经数字滤波器YM、数字扩张器KUN后输出E2[7..0]至外部模拟开关，在非矩形波输出时，E21经外部40倍频器倍频后从DN返回，经地址发生器NYC后得到地址DK[5..0]，波形数据存储器JNT则按DN节奏、DK[5..0]的地址送出波形数据DW[7..0]到外部数模转换器，JPY输出DE[7..0]作为幅度控制器的数字输入，DF[7..0]作为CPU的位控口。由此可见二仪器能并行工作。
基于本ASIC的计数器与信号发生器系统，在设计后经实验验证其指标如下(1)频率周期计数测试对50mV～50V、1Hz～100MHz的正弦波、矩形波、三角波等周期信号，完成8×10-6精度的测量，计数时的误差为±1，计数的最大值为108-1。
(2)占空比测试信号高电平大于2.2μS时，测试精度10-2。
(3)脉冲宽度测试脉宽小于21μS测量误差小于21nS；脉宽大于21μS测量精度10-3；脉宽大于700μS测量精度3×10-5。
(4)系统能自检测试。
(5)信号发生器矩形波、方波频率1Hz～1MHz，步进为1Hz，频率精度10-3，当f≤0.5MHz，占空比β＝1％～99％，步进为1％，占空比精度0.5％，周期精度1.1％；当0.5MHz＜f≤1MHz，β＝2％～98％，步进为2％，占空比精度1％，周期精度2.1％。正弦波频率1Hz～1MHz，步进为1Hz，频率精度10-3，周期精度2.1％。
权利要求1.一种多机共享计数器与信号发生器用的ASIC，其特征在于包括PC机接口电路6，用于实现PC机与FPGA的三总线驱动、隔离和译码；分频器14，用于将外接的的时钟信号处理为系统所需各类信号；信号产生控制器21，用于产生满足用户频率和占空比要求的矩形波；波形参数寄存器22，用于寄存用户输入的波形参数。地址发生器25，用于地址产生；波形数据存储器26，用于存储非矩形波波形数据；数字滤波器2 3，用于消除信号产生控制器所产生矩形波的毛刺；数字扩张器33，用于将数字滤波器的输出进行扩张。
2.根据权利要求1所述的多机共享计数器与信号发生器用的ASIC，其特征在于还包括模拟输入信号处理电路20，用于将不同幅度的模拟信号整理为TTL电平信号；计数控制器16，用于计数工作方式将待测信号、用户命令、时钟有机地组合送给计数器17、延时触发器18与锁存器19；计数器17，用于完成待测信号的计数；延时触发器18，用于产生计数器17的清零信号；锁存器19，用于计数器17计数结果的锁存；数据转换器32，用于将锁存器19的32位数据转换为8位数据供CPU读取，同时提供数据有效信号供CPU查询。
3.根据权利要求1所述的多机共享计数器与信号发生器用的ASIC，其特征在于还包括等精度预处理器12，用于将模拟输入信号处理电路20的输出信号进行预处理。
4.根据权利要求1或2所述的多机共享计数器与信号发生器用的ASIC，其特征在于还包括单片机接口电路7，用于外接的单片机与FPGA的总线连接；显示锁存器9，用于单片机系统工作时显示部分的段位码信号锁存；键盘接收器15，用于单片机工作时对键盘4识别时为扫描提供锁存、缓冲的I/O口。
专利摘要一种多机共享计数器与信号发生器用的ASIC，本ASIC采用FPGA芯片，其内部包括PC机接口电路(6)、单片机接口电路(7)、显示锁存器(9)、等精度预处理器(12)、分频器(14)、键盘接收器(15)、计数控制器(16)、计数器(17)、延时触发器(18)、锁存器(19)、模拟输入信号处理电路(20)、信号产生控制器(21)、波形参数寄存器(22)、数字滤波器(23)、地址发生器(25)、波形数据存储器(26)、数据转换器(32)、数字扩张器(33)。采用这种ASIC的多机共享计数器与信号发生器具有体积小、操作方便、并行工作、界面优美、功能多、性能高、性价比高的特点。
文档编号G06F15/16GK2624292SQ03227098
公开日2004年7月7日 申请日期2003年3月11日 优先权日2003年3月11日
发明者宋跃, 周明辉 申请人:湖南科技大学