专利名称：一种x射线机图像处理装置的制作方法
技术领域：
本发明涉及医疗器械技术领域，具体地说是一种灵活方便，满足大数据量、高速处理要求的X射线机图像处理装置。
背景技术：
在利用数字化X射线机对人体某部位进行照射时，X线射入人体后，由于人体不同组织的衰减率不同，会形成携带人体内部结构信息的X线影像，影像增强器把X线影像转换成可见光影像，再通过CCD相机把影像信号(即光信号)转化成电信号。CCD相机所获取的影像数据，由于受影像链路上的量子噪声、电子噪声以及CCD自身的分辨率等诸多因素的影响，如果不做任何的图像处理，难以得到清晰的高质量的图像，不利于医生的诊断，因此，图像处理装置是数字化X射线机的重要部件。
现有技术中，实现图像处理的途径有两条一是完全依赖计算机，导致计算机的CPU负担太重，实时图像的质量仍然不能保证，而且带来系统稳定性差等诸多问题；二是用硬件实现图像处理，速度快，不占用计算机资源，稳定性高。因此，通常将一些算法相对简单、数据量大的图像处理用硬件来实现，而算法相对复杂，数据量小的图像处理由软件来实现，同时后者更侧重于没有实时性要求的后处理，这样可以使系统达到最佳的性能。
常规硬件实现图像处理的方法有以下几种一是采用专用处理芯片，此方法功能单一，设计不够灵活，成本高；二是采用DSP(数字信号处理)芯片，随着图像分辨率和帧率的日益提高，对其运算速度的要求也越来越高，DSP芯片已经难以满足要求；三是采用CPLD(Complex ProgrammableLogic Device，一种较PLD更为复杂的逻辑元件)，由于其容量较小，需要将多个芯片连接起来，不仅成本增加，也带来设计上的难度。
另外，在以往的同类设备中，通常会设计一个独立的图像处理单元，然后通过RS-232串口与主控计算机相连。这样不仅安装不便，在电缆连接上需要单独供电和通讯，而且由于RS-232串口带宽的限制，只能实现简单的参数设置，不能完成数据量较大，速度要求较高的数据传输。
发明内容
针对现有技术中的常规方法和同类设备中面临的问题，本发明的目的在于提供一种安装灵活方便、满足大数据量、高速处理要求的X射线机图像处理装置。
为实现上述目的，本发明采用的技术方案是
具有图像接收模块、FPGA、图像发送模块、时钟发生及缓冲模块以及外部控制信号输入模块，其中FPGA内部的图像数据源接口模块通过图像接收模块接有图像数据源，图像数据源接口模块的输出端通过图像处理模块及外部设置的图像发送模块与主控计算机中的图像采集卡相连；FPGA内部的控制模块通过PCI桥与主控计算机的PCI总线相连，通过外部控制信号输入模块(17)与X射线机的其它设备相连；时钟发生及缓冲模块产生的本地时钟信号分别接至FPGA和PCI桥。
所述FPGA内部还具有第1DCM模块及第2DCM模块，其中第1DCM模块设于图像接收模块与图像数据源接口模块、图像处理模块及控制模块之间，第2DCM模块设于时钟发生及缓冲模块与图像处理模块及控制模块之间；所述图像处理模块的内部电路为依次连接于图像数据源接口模块与图像发送模块之间的递归降噪模块、边缘增强模块、伽玛校正模块以及正负翻转模块，还具有图像翻转模块，可连接于上述电路中的任意位置；上述各模块通过控制模块经PCI桥与主控计算机的PCI总线相连，图像处理模块还接有存储器组；所述递归降噪模块内部具有多个fifo模块及运算模块，其中一个fifo模块的输入端与图像数据源接口模块相连，另一个fifo模块的输出端接至边缘增强模块，运算模块设于多个fifo与存储器组中的存储器之间；所述边缘增强模块内设置有数据暂存模块、第1计算模块及图像输出模块，其中数据暂存模块的输入端与递归降噪模块相连接，输出端通过第1计算模块及图像输出模块接至图像翻转模块；所述图像翻转模块内部具有图像写逻辑单元及图像读逻辑单元，其中图像写逻辑单元输入端接有边缘增强模块，输出端接至存储器组中的存储器，图像读逻辑单元设于存储器及伽玛校正模块之间；所述伽玛校正模块内部为设于图像翻转模块及正负翻转模块之间的伽玛校正LUT表，该伽玛校正LUT表的输入端还接有LUT表写入逻辑单元。
在图像处理模块内部还具有依次连接于图像数据源接口模块及递归降噪模块之间的预降噪模块和运动检测模块；所述运动检测模块内部通过设于预降噪模块及存储器组中的存储器之间的图像写入逻辑单元、图像读出逻辑单元接有第2计算模块，该第2计算模块的输出端与递归降噪模块相连；本发明还设有A/D模块，其数字量输出端与图像接收模块的输入端相连，模拟量输入端接有图像数据源。
本发明具有以下有益效果及优点1.能完成数据量较大，速度要求较高的数据传输与数据处理，并且仍有不断提升的空间。由于本发明采用FPGA器件做图像处理芯片，FPGA的DSP带宽比DSP处理器的带宽要高出几倍，可以实现目前高分辨率，高帧率的临床要求，同时存储器采用存储速度快，控制方法简单的SRAM，有效提高了图像处理的速度；
2.功能升级方便。由于本发明采用FPGA器件做图像处理芯片，随着FPGA密度的不断增加，许多用于数字信号处理的模块都可以嵌入到其中，FPGA的可重配置功能使功能升级极为方便，而且满足日益增长的运算速度的要求和算法更新的要求；3.结构紧凑，安装、供电及通讯更加方便。本发明设计了一个硬件通用架构，硬件电路基于PCI总线的设计，与软件系统结合紧密，使针对X射线机图像处理的各种算法都可以在这个架构上实现，同时，兼顾使系统结构紧凑，通讯方便等要求，充分发挥硬件与软件在系统中协同工作的优势，使应用的灵活性进一步增强。
附图1为本发明在X射线机中的应用示意图；附图2为本发明电路原理框图；附图3为本发明图像处理模块框图；附图4为本发明递归降噪模块框图；附图5为本发明边缘增强模块框图；附图6为本发明图像翻转模块框图；附图7为本发明伽玛校正模块框图；附图8为本发明运动检测模块框图。
具体实施例方式
本发明在X射线机中的应用如图1所示，为使系统具有最大的灵活性，提供了一个硬件通用架构，使针对X射线机图像处理的各种算法都可以在这个架构上实现，而且满足日益增长的运算速度的要求和算法更新的要求；同时，兼顾使系统结构紧凑，通讯方便等要求。
本实施例中将本发明图像处理装置2安装于X射线机主控计算机4的PCI总线插槽43上，供电由PCI总线插槽43自动完成。图像处理装置2的图像输入、输出接口5、16分别与图像数据源1和图像采集卡3相连。
本发明的电路原理框图如图2所示，具有图像接收模块6、FPGA(现场可编程逻辑门阵列)9、图像发送模块15及外部控制信号输入模块17。其中FPGA9内部的图像数据源接口模块10通过图像接收模块6接有图像数据源1，图像数据源接口模块10的输出端通过图像处理模块11及外部设置的图像发送模块15与主控计算机中的图像采集卡3相连；FPGA9内部的控制模块14通过PCI桥19及金手指20与主控计算机的PCI总线相连，同时通过外部控制信号输入模块17接收外部控制信号；还具有时钟发生及缓冲模块18，其产生的本地时钟信号分别接至FPGA9和PCI桥19；图像处理模块11还接有存储器组8；FPGA9通过FPGA配置模块7完成内部结构配置；FPGA9利用其内部的第1DCM模块12及第2DCM模块13实现倍频，分频，时钟驱动等功能。
本实施例中图像数据源1采用CCD相机，当前主流CCD相机的分辨率是1024*1024，高档CCD相机的分辨率是2048*2048，帧率是30帧/秒；要实时完成大量的数据运算，比如多帧的递归降噪和预降噪，运动检测，7*7边缘增强，正负翻转，图像翻转，伽玛校正等，对实现图像处理的芯片的速度要求是很高的。FPGA9由大量逻辑宏单元构成，通过配置，可以形成不同的硬件结构，完成不同的功能。随着FPGA密度的不断增加，许多用于数字信号处理的模块都可以嵌入到其中，比如可配置RAM，DSP乘加模块，嵌入式处理器等。FPGA的DSP带宽比DSP处理器的带宽要高出几倍，其可重配置功能使功能升级方便。因此，FPGA器件占领了越来越多的数字信号处理领域。正是基于上述原因，本发明采用FPGA器件做图像处理芯片。
同时，系统在不同的工作模式下，硬件电路的工作状态是不同的。所以需要搭建一个硬件系统和软件系统沟通的桥梁，以确保系统设计的灵活性。考虑到当前的数字化X线机都有一台主控计算机，设计一个基于PCI(外部部件互连)总线的板卡，不仅使通讯方便，可以快速实现大数据量的查找表的传输，而且供电方便，使系统结构更加紧凑，充分发挥硬件与软件在系统中协同工作的优势。在本发明中，硬件电路是一个基于PCI总线的板卡，插入到主控计算机中，通过PCI总线下载查找表，同时进行硬件电路工作参数的设置。
查表法也是图像处理中常用的方法，查找表(LUT)的内容可能需要随时更改，使不同参数的图像处理功能得以实现，查找表的数据量有大有小，查找表数据的传输要求快速实现，不影响实时的图像处理。
本发明的工作原理是图像数据源输出的LVDS(低压差分信号)信号，由图像接收模块6将LVDS信号转化成TTL信号，FPGA9将图像数据读入FPGA9内部的图像数据源接口模块10，然后送达图像处理模块11；处理完的数据由图像发送模块15转化成LVDS信号，最终输出送给采集卡3；PCI桥19将PCI总线信号转化成本地总线，由FPGA9内部的控制模块14接收该总线上的数据，下载LUT表，并给PCI桥19提供控制及应答信号，完成与PCI总线的接口；同时该控制模块14接收外部控制信号，根据外部控制信号和从PCI总线上接收的控制命令进行逻辑综合，产生最终的控制信号送给图像处理模块11；时钟发生及缓冲模块18产生本地时钟，并通过零延时的时钟缓冲器产生2个时钟分别送给FPGA9和PCI桥19。FPGA9利用内部的第1、2DCM模块(数字时钟管理模块)12、13分别驱动图像数据源时钟和本地时钟，送达图像处理模块11和控制模块14。
如图3所示，在图像处理模块11中图像数据以流水线的方式分别通过依次连接于图像数据源接口模块10与图像发送模块15之间的递归降噪模块111、边缘增强模块112、图像翻转模块113、伽玛校正模块114以及正负翻转模块115完成递归降噪、边缘增强、图像翻转、伽玛校正以及正负翻转等图像处理运算，最终输出给图像发送模块15；本实施例还通过设于图像数据源接口模块10与递归降噪模块111之间的预降噪模块116和运动检测模块117完成预降噪和运动检测，其检测结果送给递归降噪模块111，这样，对于静止物体，可采用较大的降噪系数，获得好的图像；而在检测到物体运动以后，改用较小的降噪系数甚至不降噪，改善或避免了对运动物体做递归降噪而产生的拖尾现象。
如图4所示，本实施例中，递归降噪模块111内部设置有第1～4fifo模块26～29及运算模块25，其中运算模块25设于第1、2fifo模块26、27与存储器组8中的第1、2存储器23、24之间，第3fifo模块28连接于第1fifo模块26与第1存储器23之间，第2fifo模块27分别与第4fifo模块29及第2存储器24相连。
递归降噪模块111的工作过程是将从图像数据源接口模块10获得的数据写入第一fifo模块26，一行结束后，同时读取第1存储器23(存储上一帧的输入图像)、第2存储器24(存储上一帧的输出图像)及第1fifo模块26中的数据，在运算模块25中加权求和，运算结果送入第2fifo模块27，在从第1fifo模块26中读取数据参与运算的同时，将数据写入第3fifo模块28；运算结束后，读取第3fifo3模块28的数据回写到第1存储器23，从第2fifo模块27中读取数据回写到第2存储器24，同时送给第4fifo模块29，目的是在下一行开始时将图像数据输出到图像处理模块中的下一级模块即边缘增强模块112进行处理。从控制模块14获得的命令决定了运算时的加权系数。如果是自动模式，则递归降噪模块111根据运动检测模块117的检测结果自动切换加权系数。
如图5所示，边缘增强模块112内设置有数据暂存模块30，其输出端通过第1计算模块31接至图像输出模块32。
本实施例中为对邻域像素实现7*7的增强，需要设置7行的LineBuffer，数据暂存模块30利用FPGA9内部的RAM块实现数据的暂存，并输出一个7*7的矩阵到第1计算模块31，计算后的结果由图像输出模块32输出到图像处理模块11的下一级模块即图像翻转模块113中处理。图像的暂存和计算会带来输出图像的延时，图像输出模块32会实现帧同步和行同步的延时。从控制模块14获得的命令决定了运算时的加权系数，可分别实现无增强、3*3增强、5*5增强以及7*7增强。
如图6所示，所述图像翻转模块113分别通过其内部设置的图像写逻辑单元33及图像读逻辑单元34与存储器组8中的第3、4存储器35、36相连，其中图像写逻辑单元33控制第3存储器35和第4存储器36的乒乓写操作，图像读逻辑单元34控制SRAM存储器35和SRAM存储器36的乒乓读操作，通过给出不同的地址顺序来实现图像的左右翻转和上下翻转。从控制模块14获得的命令决定了其工作模式，可分别实现不翻转，左右翻转，上下翻转，上下左右同时翻转。
如图7所示，所述伽玛校正模块114内部为伽玛校正LUT表37，其输入端接有LUT表写入逻辑单元38。伽玛校正LUT表37是利用FPGA内部的RAM块实现的双口ram，可以同时进行读写操作，控制模块14将从PCI桥19传递过来的LUT表数据送入伽玛校正模块19，通过LUT表写入逻辑38写入双口ram中，图像数据连接到双口ram的读地址端口上，通过读操作获得的数据就是查表所得数据，送到下一级图像处理模块中。
如图8所示，所述运动检测模块117内部具有第2计算模块41，通过图像写入逻辑39及图像读出逻辑40与存储器组8中的第5存储器42相连。运动检测模块117将预降噪模块116输出的图像做一个裁减，只取中间一个方块，存入第5存储器42中，图像存完2幅以后(只是中间方块图像)，立即开始读取图像，通过第2计算模块41作块匹配的计算，计算结果包括运动的速度和方向，送给递归降噪模块111以决定自动模式下的降噪系数。所以计算要在下一幅图像的中间方块图像到来之前完成。
在图像处理中，多帧运算是经常会用到的一种处理方法，本实施例为满足多帧运算的速度要求和控制要求，第1～5存储器23、24、35、36及42采用存储速度快，控制方法简单的SRAM(静态随机存储器)。
本发明可直接用于数字化X线机，如用于非数字化X线机，则需在图像接收模块(6)的输入端设A/D模块，将模拟的图像信号转化成数字信号再连接到本发明装置上即可。
权利要求
1.一种X射线机图像处理装置，其特征在于具有图像接收模块(6)、FPGA(9)、图像发送模块(15)、时钟发生及缓冲模块(18)以及外部控制信号输入模块(17)，其中FPGA(9)内部的图像数据源接口模块(10)通过图像接收模块(6)接有图像数据源(1)，图像数据源接口模块(10)的输出端通过图像处理模块(11)及外部设置的图像发送模块(15)与主控计算机中的图像采集卡(3)相连；FPGA(9)内部的控制模块(14)通过PCI桥(19)与主控计算机的PCI总线相连，通过外部控制信号输入模块(17)与X射线机的其它设备相连(可选)；时钟发生及缓冲模块(18)产生的本地时钟信号分别接至FPGA(9)和PCI桥(19)。
2.按权利要求1所述X射线机图像处理装置，其特征在于所述FPGA(9)内部还具有第1DCM模块(12)及第2DCM模块(13)，其中第1DCM模块(12)设于图像接收模块(6)与图像数据源接口模块(10)、图像处理模块(11)及控制模块(14)之间，第2DCM模块(13)设于时钟发生及缓冲模块(18)与图像处理模块(11)及控制模块(14)之间。
3.按权利要求1所述X射线机图像处理装置，其特征在于所述图像处理模块(11)的内部电路为依次连接于图像数据源接口模块(10)与图像发送模块(15)之间的递归降噪模块(111)、边缘增强模块(112)、伽玛校正模块(114)以及正负翻转模块(115)，还具有图像翻转模块(113)，可连接于上述电路中的任意位置；上述各模块通过控制模块(14)经PCI桥与主控计算机的PCI总线相连，图像处理模块(11)还接有存储器组(8)。
4.按权利要求3所述X射线机图像处理装置，其特征在于所述递归降噪模块(111)内部具有多个fifo模块及运算模块(25)，其中一个fifo模块的输入端与图像数据源接口模块(10)相连，另一个fifo模块的输出端接至边缘增强模块(112)，运算模块(25)设于多个fifo与存储器组(8)中的存储器之间。
5.按权利要求3所述X射线机图像处理装置，其特征在于所述边缘增强模块(112)内设置有数据暂存模块(30)、第1计算模块(31)及图像输出模块(32)，其中数据暂存模块(30)的输入端与递归降噪模块(111)相连接，输出端通过第1计算模块(31)及图像输出模块(32)接至图像翻转模块(113)。
6.按权利要求3所述X射线机图像处理装置，其特征在于所述图像翻转模块(113)内部具有图像写逻辑单元(33)及图像读逻辑单元(34)，其中图像写逻辑单元(33)输入端接有边缘增强模块(112)，输出端接至存储器组(8)中的存储器，图像读逻辑单元(34)设于存储器及伽玛校正模块(114)之间。
7.按权利要求3所述X射线机图像处理装置，其特征在于所述伽玛校正模块(114)内部为设于图像翻转模块(113)及正负翻转模块(115)之间的伽玛校正LUT表(37)，该伽玛校正LUT表(37)的输入端还接有LUT表写入逻辑单元(38)。
8.按权利要求3所述X射线机图像处理装置，其特征在于在图像处理模块(11)内部还具有依次连接于图像数据源接口模块(10)及递归降噪模块(111)之间的预降噪模块(116)和运动检测模块(117)。
9.按权利要求8所述X射线机图像处理装置，其特征在于所述运动检测模块(117)内部通过设于预降噪模块(116)及存储器组(8)中的存储器之间的图像写入逻辑单元(39)、图像读出逻辑单元(40)接有第2计算模块(41)，该第2计算模块(41)的输出端与递归降噪模块(111)相连。
10.按权利要求1所述X射线机图像处理装置，其特征在于还设有A/D模块，其数字量输出端与图像接收模块(6)的输入端相连，模拟量输入端接有图像数据源(1)。
全文摘要
本发明公开一种X射线机图像处理装置，其特征在于具有图像接收模块、FPGA(9)、图像发送模块、时钟发生及缓冲模块以及外部控制信号输入模块，其中FPGA内部的图像数据源接口模块通过图像接收模块接有图像数据源，图像数据源接口模块的输出端通过图像处理模块及外部设置的图像发送模块与主控计算机中的图像采集卡相连；FPGA内部的控制模块通过PCI桥与主控计算机的PCI总线相连；时钟发生及缓冲模块产生的本地时钟信号分别接至FPGA和PCI桥。本发明能完成数据量较大，速度要求较高的数据传输与数据处理，功能升级方便，还具有结构紧凑，安装、供电及通讯更加方便等特点。
文档编号G06T1/00GK101061954SQ20061004642
公开日2007年10月31日 申请日期2006年4月26日 优先权日2006年4月26日
发明者邹海蓉, 石春燕 申请人:东软飞利浦医疗设备系统有限责任公司