专利名称：寄存器组控制电路及其控制方法
技术领域：
本发明涉及一种寄存器组控制电路和其控制方法。
背景技术：
在当前的电路系统中，中央处理器(Central Process Unit,CPU)与外围设备的数 据交互速度很大程度上影响整个电路的工作效率。请参阅图1，是一种现有技术的存器组控 制电路的控制方法示意图。该控制方法包括如下步骤
步骤SI :中央处理器对寄存器组进行配置；
步骤S2 :控制器执行该寄存器组中的配置； 步骤S3、 S4 :当该控制器对该寄存器组中的配置运行结束后，该中央处理器对该 寄存器组再次进行配置； 步骤S5 :该控制器执行该寄存器组中的配置；
步骤S6 :该控制器对该寄存器组中的配置运行结束。 该中央处理器和该控制器不断重复上述操作，从而实现对外围设备的控制。
但实际上该中央处理器在整个电路运行过程中并不是均匀分配的，在一些时刻， 该中央处理器是相对空闲的，但在另一些时刻，该中央处理器的资源则非常紧张甚至无法 满足电路系统需求。 一旦出现后者情况，常规做法是设法提高该中央处理器的运行频率， 从而提高该中央处理器的处理能力。这种方法有个前提，那就是当前中央处理器的运行 频率有余量且频率提高不影响其它控制器运行，副作用是系统功耗、温度甚至电磁兼容 (Electro-Magnetic Compatibility, EMC)指标的超量。
发明内容
为了解决现有技术的中央处理器在电路运行过程中资源分配不均匀而导致的中
央处理器处理能力降低的技术问题，有必要提供一种中央处理器资源分配均匀且处理能力 提高的寄存器组控制电路。 本发明还提供一种寄存器组控制电路的控制方法。 —种寄存器组控制电路，包括一中央处理器、一第一寄存器组、一控制器、一第二 寄存器组、一公共寄存器组和一多路复用器，该中央处理器用于分别完成对该第一、第二寄 存器组的配置，该公共寄存器组用于启动该控制器和控制该多路复用器切换该第一、第一 寄存器组的配置输出到该控制器。 —种寄存器组控制电路的控制方法，其包括如下步骤一中央处理器对一第一寄 存器组进行配置；一控制器执行该第一寄存器组中的配置的同时，该中央处理器对一第二 寄存器组进行配置；该控制器执行该第二寄存器组中的配置的同时，该中央处理器对该第 一寄存器组再次进行配置。 与现有技术相比，本发明的寄存器组控制电路包括该第一、第二寄存器组和该多 路复用器，当该控制器执行该第一寄存器组中的配置时，该中央处理器完成对该第二寄存器组的配置，从而使该控制器执行完该第一寄存器组中的配置后，可以继续执行该第二寄 存器组中的配置。由于该第一、第二寄存器组中的一个寄存器组的配置是在该中央处理器 空闲的时候完成的，本发明的寄存器组控制电路在不提高该中央处理器的运行频率的情况 下，提高了该中央处理器的处理能力。同时，由于该寄存器组控制电路不用提高该中央处理 器的运行频率，该寄存器组控制电路的系统功耗、温度和电磁兼容指标不会超量。
图1是一种现有技术的寄存器组控制电路的控制方法示意图。
图2是本发明寄存器组控制电路的电路结构示意图。
图3是本发明寄存器组控制电路的控制方法示意图。
具体实施例方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步 的详细描述。 请参阅图2，是本发明寄存器组控制电路的电路结构示意图。该寄存器组控制电 路10包括一中央处理器11、一第一寄存器组13、一第二寄存器组15、一公共寄存器组17、 一多路复用器18和一控制器19。该控制器19为直接内存存取(Direct Memory Access, DMA)控制器。 该中央处理器11用于控制该第一、第二寄存器组13、15和该公共寄存器组17，从 而完成对该第一、第二寄存器组13、 15的配置。该第一、第二寄存器组13、 15用于存储控制 该控制器19的配置参数或指令。该公共寄存器组17用于控制该第一、第二寄存器组13、 15 的切换和该控制器19的启动。该多路复用器18的两个输入端分别连接该第一、第二寄存 器组13、15，该多路复用器18的控制端连接该公共寄存器组17，该公共寄存器组17通过该 多路复用器18控制该第一、第二寄存器组13、 15的切换。该控制器19用于执行该多路复 用器18输出的存储于该第一、第二寄存器组13、 15的配置参数或指令。
请参阅图3，是本发明的寄存器组控制电路10的控制方法示意图。该控制方法包 括如下步骤 步骤S31 :该中央处理器11对该第一寄存器组13进行配置，从而将控制该控制器 19的第一组配置参数或指令存储于该第一寄存器组13中； 步骤S32 :该公共寄存器17通过该多路复用器18的控制端控制该多路复用器18 输出该第一寄存器组13中的第一组配置参数或指令，该控制器19根据该第一寄存器组13 中的第一组配置参数或指令运行； 步骤S33 :当该控制器19根据该第一寄存器组13中的第一组配置参数或指令运 行时，该中央处理器11对该第二寄存器组15进行配置，从而将控制该控制器19的第二组 配置参数或指令存储于该第二寄存器组15中； 步骤S34、S35 :当该控制器19运行结束后，该公共寄存器17通过该多路复用器18 的控制端控制该多路复用器18输出该第二寄存器组15中的第二组配置参数或指令，该控 制器19根据该第二寄存器组15中的第二组配置参数或指令运行； 步骤S36 :当该控制器19根据该第二寄存器组15中的第二组配置参数或指令运行时，该中央处理器11对该第一寄存器组13进行配置，从而将控制该控制器19的第三组 配置参数或指令存储于该第一寄存器组13中； 步骤S37 :当该控制器19运行结束后，该寄存器组控制电路10重复类似上述步骤 S32的过程。 通过不断循环进行类似上述步骤S32到步骤S36的过程，即可实现该寄存器组控 制电路10的控制过程。 与现有技术相比，本发明的寄存器组控制电路10包括该第一、第二寄存器组13、 15和该多路复用器18，当该控制器19根据该第一寄存器组13中存储的第一组配置参数或 指令进行运行时，该中央处理器11完成对该第二寄存器组15的配置，从而使该控制器19 执行完该第一寄存器组13中的第一组配置参数或指令后，可以继续执行存储于该第二寄 存器组15中的第二组配置参数或指令。由于该第一、第二寄存器组13、15中的一个寄存器 组的配置是在该中央处理器11空闲的时候完成的，本发明的寄存器组控制电路IO在不提 高该中央处理器11的运行频率的情况下，提高了该中央处理器11的处理能力。同时，由于 该寄存器组控制电路10不用提高该中央处理器11的运行频率，该寄存器组控制电路10的 系统功耗、温度和电磁兼容指标不会超量。 本发明的寄存器组控制电路10包括该第一、第二寄存器组13、15，但并不限于只 包括两个寄存器组，该寄存器组控制电路10还可以包括多个寄存器组，通过该多个寄存器 组的轮流配置来提高该该中央处理器11的处理能力。该第一、第二寄存器组13、15可以分 配同一组地址空间，也可以分配不同组地址空间。该第一、第二寄存器组13、15的切换可以 是软件切换也可以是硬件切换，并不限于上述实施方式所述。 在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应 当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。
权利要求
一种寄存器组控制电路，包括一中央处理器、一第一寄存器组和一控制器，其特征在于该寄存器组控制电路还包括一第二寄存器组、一公共寄存器组和一多路复用器，该中央处理器用于分别完成对该第一、第二寄存器组的配置，该公共寄存器组用于启动该控制器和控制该多路复用器切换该第一、第一寄存器组的配置输出到该控制器。
2. 如权利要求1所述的寄存器组控制电路，其特征在于该多路复用器的两个输入端 分别连接该第一、第二寄存器组，该多路复用器的控制端连接该公共寄存器组，该多路复用 器的输出端连接该控制器。
3. 如权利要求1所述的寄存器组控制电路，其特征在于该控制器是一DMA控制器。
4. 如权利要求1所述的寄存器组控制电路，其特征在于当该中央处理器完成对该第 一寄存器组的配置后，该控制器执行该第一寄存器组的配置时，该中央处理器完成对该第 二寄存器组的配置。
5. —种寄存器组控制电路的控制方法，其包括如下步骤 一中央处理器对一第一寄存器组进行配置；一控制器执行该第一寄存器组中的配置的同时，该中央处理器对一第二寄存器组进行 配置；该控制器执行该第二寄存器组中的配置的同时，该中央处理器对该第一寄存器组再次 进行配置。
6. 如权利要求5所述的寄存器组控制电路的控制方法，其特征在于该第一、第二寄存 器组的切换是通过软件切换实现。
7. 如权利要求5所述的寄存器组控制电路的控制方法，其特征在于该第一、第二寄存 器组的切换是通过硬件切换实现。
8. 如权利要求7所述的寄存器组控制电路的控制方法，其特征在于该第一、第二寄存 器组的切换是通过一多路复用器和一公共寄存器组实现。
9. 如权利要求5所述的寄存器组控制电路的控制方法，其特征在于该第一、第二寄存 器组分配同一组地址空间。
10. 如权利要求5所述的寄存器组控制电路的控制方法，其特征在于该第一、第二寄 存器组分配不同组地址空间。
全文摘要
本发明涉及一种寄存器组控制电路和其控制方法。该寄存器组控制电路包括一中央处理器、一第一寄存器组、一控制器，一第二寄存器组、一公共寄存器组和一多路复用器，该中央处理器用于分别完成对该第一、第二寄存器组的配置，该公共寄存器组用于启动该控制器和控制该多路复用器切换该第一、第一寄存器组的配置输出到该控制器。本发明的寄存器组控制电路在不提高该中央处理器的运行频率的情况下，提高了该中央处理器的处理能力。
文档编号G06F13/16GK101751354SQ200810204219
公开日2010年6月23日 申请日期2008年12月9日 优先权日2008年12月9日
发明者史兴强 申请人:无锡华润矽科微电子有限公司