专利名称：一种系统化risc cpu流水线控制方法
技术领域：
本发明涉及一种RISC CPU中的流水线逻辑控制方法，该方法系统化地提出了每一 级流水线刷新寄存器的条件，以及控制信号的递推公示，适用于具类似电路结构且任意高 深度的流水线控制。
背景技术：
随着集成电路技术的发展，目前市场上大量流行着嵌入式32位RISC CPU微处 理器。近年来，国家通过科技部863超大规模集成电路重大专项，大力扶持我国自主知识 产权的通用和专用微处理器的研制和开发，成绩显著。RISC(Reduced Instruction Set Computer)是一种执行较少类型计算机指令的微处理器，流水线以及常用指令均通过硬件 实现，采用了大量的寄存器，使大部分指令都在寄存器之间进行，提高处理速度。RISC CPU通过指令流水线设计提高性能，流水线深度越深，系统时钟频率相应 地越高，RISC CPU能以更快的速度执行操作(每秒执行多达百万条指令，即MIPS)。但 随着流水线深度提高，在指令执行过程中，每级流水线出现空状态(NOP)或者流水线冒险 (HAZARD)的情况的就会更加复杂，很大程度上增加了流水线控制逻辑电路设计的难度。很 有必要开发一种适合于高深度流水线控制逻辑来管理流水线的异常。
发明内容
鉴于上述现有技术存在的缺陷，本发明的目的是提出一种系统化的RISC CPU流 水线逻辑控制方法，该方法对流水线深度不敏感，可适用于任何深度流水线设计；解决RISC CPU流水线的设计难度，并提高RISC CPU系统的整体性能。本发明上述目的，其技术解决方法是一种系统化RISC CPU流水线控制方法，所述RISC CPU每一级流水线均包括逻辑 运算单元、寄存器、控制刷新本级流水线寄存器的控制电路U和控制前级流水线停顿的控 制电路S，其特征在于设当前为第i级流水线，输入指令置位前级流水线的使能信号Ei+ 本级流水线的自锁信号Li和后级流水线的停顿信号Si+1，按控制逻辑的递推公式I计算得 出本级流水线的刷新寄存器信号Ui和停顿前级流水线信号Si,并按所得的Ui和Si执行刷 新本级流水线寄存器和停顿前级流水线的操作，其中所述控制逻辑的递推公式I为
权利要求
1.一种系统化RISC CPU流水线控制方法，所述RISC CPU每一级流水线均包括逻辑运 算单元、寄存器、控制刷新本级流水线寄存器的控制电路U和控制前级流水线停顿的控制 电路S，其特征在于设当前为第i级流水线，输入指令置位前级流水线的使能信号Eh、本 级流水线的自锁信号Li和后级流水线的停顿信号Si+1，按控制逻辑的递推公式I计算得出 本级流水线的刷新寄存器信号Ui和停顿前级流水线信号Si,并按所得的Ui和Si执行刷新 本级流水线寄存器和停顿前级流水线的操作，其中所述控制逻辑的递推公式I为
2.根据权利要求1所述的一种系统化RISCCPU流水线控制方法，其特征在于所述各 级流水线的逻辑运算单元具有不等的延时，通过增加流水线长度能匹配所述延时。
全文摘要
本发明揭示了一种RISC CPU流水线控制方法，系统化地分析流水线每一级停顿因素，该级流水线是否刷新中间寄存器数据的操作决定于两个因素该条指令是否需要刷新寄存器以及后级执行的指令是否阻止该操作，即流水线停顿；并且提出了控制逻辑的递推公式本发明流水线的逻辑控制系统化，只需单独考虑每一类指令的执行流程控制，即该条是否需要执行下一级流水线以及该条指令是否需要停顿前一级流水线，而无需考虑指令之间的关系，使系统指令设计简单化，适合于向更深流水线扩展。
文档编号G06F9/38GK102063290SQ201010601890
公开日2011年5月18日 申请日期2010年12月23日 优先权日2010年12月23日
发明者张耀辉, 章其富 申请人:中国科学院苏州纳米技术与纳米仿生研究所