专利名称：3d集成电路自动布局中tsv位置的距离优化方法
技术领域：
本发明总体上涉及3D集成电路的设计及制造，更具体地，本发明涉及用于三维集成电路设计中的自动布局的方法 ，属于电路设计领域。
背景技术：
集成电路的设计和制造水平一直在飞速的发展，如今已经可在单个芯片上集成数亿个晶体管。更具体的，根据摩尔定律的描述，先进的工艺水平已经达到纳米级。由于单个芯片上晶体管数量的增加，普通的2D集成电路会带来线路过长的问题，这使电路的运算速度降低，功耗增加。3D集成电路可以有效的减少线路长度，提高运算速度，降低功耗。3D集成电路是一种新兴技术，通过在垂直方向上放置多个IC芯片来减少芯片的面积。同时多层芯片之间可以通过TSV(跨芯片层硅孔)使其单元进行层间的互联。只要TSV的位置放置的合理，这种基于TSV的3D集成电路技术可以有效的减少线网长度。如图I所示为3D芯片示意图，3D集成电路是由顶层芯片I和底层芯片2堆叠而成的三维立体电路结构。电路中的标准单元4是电路的基本结构。某一层的3D电路芯片，其性质与普通2D芯片类似。标准单元4通过金属互联线6进行互联。2D电路中，所有通过金属互联线连接在一起的单元的集合统称为线网。3D集成电路中，所有单元都处在同一层的线网(类似2D电路的线网)即为单层线网。各个单元也是通过金属线互联。而3D电路中，有些分别处于不同层的单元也需要互联。由处于不同层的单元组成的线网叫做跨层线网，由标准单元4所组成的线网即为跨层线网。而处于不同层的单元需要互联时，可以利用TSV5(硅通孔)进行互联。3D集成电路中，TSV的作用主要是两个。首先，3D集成电路的上层与下层2D芯片的单元通过TSV进行互联，即TSV为连接跨层线网处于上层和下层单元的桥梁；其次，由于TSV的材料大多是铜铝等热导率非常高的材料到热能力优于硅等半导体材料，故在电路中放置适量的TSV有助于电路的散热。实验表明，线网长度的减少程度跟TSV的数量有关，TSV数量多则可以帮助线网长度的减少，而TSV的数量少于一定程度反而会增加而外的线网长度。而且，作为散热功能的TSV在电路中放置的越多，其对电路的散热帮助越大。但在工艺水平的约束下，TSV的位置不能过于密集，即数量不能太多。在满足加工工艺尺寸的情况下，完成电路的功能。一般的3D集成电路TSV初步定位后的版图中，TSV的数量较多，在版图中分布比较密集。从而会出现TSV的位置过于接近的问题。在3D集成电路进行加工生产时，厂商不能加工TSV的间距小于加工工艺的间距约束的版图。故3D集成电路自动设计中，TSV位置确定后，为了满足其位置可以满足工艺要求，完成加工，需要对TSV的位置进行优化。
发明内容
为了解决对3D集成电路中跨芯片层娃孔(Through Silicon Via)位置的过于密集问题，本发明提出了一种3D集成电路自动布局中TSV位置的距离优化法。本发明的优化法致力于优化TSV已经初步确定的版图。本发明采用如下技术方案3D集成电路自动布局中TSV位置的距离优化法，将电路中间距小于工艺加工间距的TSV弹开，称这种方法为弹开法；逐个整理所有间距小于工艺加工间距的TSV，使他们的间距满足工艺加工间距约束。。具体步骤如下SI，建立3D集成电路版图直角坐标系TSV初步定位的3D集成电路版图中建立直角坐标系A，坐标系A沿版图的边缘建立，其横轴沿版图的水平方向建立，纵轴沿版图的垂 直方向建立；S2，建立间距小于工艺加工间距的TSV对集合B :分别计算每个TSV在坐标系中的坐标，得到每个TSV在版图中的坐标点；利用平面直角坐标系的距离计算公式计算每个TSV的坐标与其他所有TSV的坐标做距离计算，求得任意两两TSV的距离；计算出所有TSV之间的距离后，建立两两间距小于工艺加工间距的TSV对的集合B。然后把间距小于工艺加工间距的TSV对放入集合B，其中所述TSV对包含两个TSV的坐标。计算集合B中TSV对的数目；S3:当集合B中TSV对的数目等于0时，表明无需再进行优化，跳出优化过程；当集合B中TSV对的数目大于0时执行S4 ；S4，弹开处理间距小于工艺加工间距的TSV对选取集合B的TSV对中出现次数最多的TSV为基点；以基点作为圆心，以工艺加工间距为半径画圆，将落在此圆中的所有TSV沿着圆的径向移到该圆的圆周上。循环执行S2、S3、S4，直至集合B中TSV对数目为零，跳出优化过程。3D集成电路自动布局中TSV位置的距离优化装置，其包括有输入单元用于建立3D集成电路版图直角坐标系TSV初步定位的3D集成电路版图中建立直角坐标系A，坐标系A沿版图的边缘建立，其横轴沿版图的水平方向建立，纵轴沿版图的垂直方向建立；TSV对存单元用于建立间距小于工艺加工间距的TSV对集合B :分别计算每个TSV在坐标系中的坐标，得到每个TSV在版图中的坐标点；利用平面直角坐标系的距离计算公式计算每个TSV的坐标与其他所有TSV的坐标做距离计算，求得任意两两TSV的距离；计算出所有TSV之间的距离后，建立两两间距小于工艺加工间距的TSV对的集合B。然后把间距小于工艺加工间距的TSV对放入集合B，其中所述TSV对包含两个TSV的坐标。判断单元用于判断TSV中TSV对的个数当集合B中TSV对的数目大于0时执行优化，当集合B中TSV对的数目等于0时，表明无需再进行优化。弹开单元用于弹开处理间距小于工艺加工间距的TSV对选取集合B的TSV对中出现次数最多的TSV为基点；以基点作为圆心，以工艺加工间距为半径画圆，将落在此圆中的所有TSV沿着圆的径向移到该圆的圆周上。本发明可以获得如下有益效果对于给定的TSV版图，TSV已经进行了初步定位，但是两两TSV的间距位置可能不满足工艺加工间距的要求。通过本发明的弹开法移动TSV位置的版图优化方式可以得到满足工艺加工要求的TSV版图，达到疏通拥挤TSV的目的，避免TSV过于密集的情况。通过比较图7和图8可直观看出通过网格法优化过的版图，TSV之间间距满足工艺加工要求。
图I为3D集成电路芯片的剖面示意图；图2为TSV原版图；图3为拥挤TSV移动示意图；图4为优化后TSV版图；图5为本发明的3D集成电路自动布局中TSV位置的距离优化方法的流程图；图6为本发明的3D集成电路自动布局中TSV位置的距离优化装置的结构示意图；图7为3D电路中TSV初步定位后的版图图8为为距离法优化过的版图图中1、TSV，2、最小间距，3、坐标系，4、移动方向，5、工艺加工间距，6、顶层芯片，7、底层芯片，8、标准单元，9、金属互联线，10、衬底。
具体实施例方式3D集成电路是一种三维立体的芯片结构，其每一层都是2D的芯片，其任意两层间的结构如图I所示，芯片中的单元8水平布置在芯片中，单元为电路中信号联通的基础结构，在芯片中被金属互联线连接。其中相邻的两层芯片中的单元需要通过TSVl连接，TSVl在电路中为穿过芯片的过孔，从而使上下两层芯片联通，故TSVl为3D集成电路区别于2D电路的结构。其中，在3D电路中上层芯片称为顶层芯片，下层芯片为底层芯片。这两层芯片可以是3D电路中任意两层相邻的芯片。本发明致力于优化已经初步确定TSVl坐标的3D集成电路版图。TSVl初步定位后，出现TSV的间距小于加工工艺约束的情况，故不能加工制造。须优化其位置排布，使之满足工艺加工间距约束，并能够加工制造。其优化的方法是指，整理违反间距约束的TSVl对。增加违反间距约束的TSVl的间距，使它们满足间距约束。最后，使版图中所有TSV之间的间距满足工艺加工尺寸约束。下面是具体的实现步骤SI，建立坐标系于TSVl的版图中，并确定每个TSVl的坐标。如图2，图中黑色圆圈为TSV1，建立直角坐标系A的坐标轴3，两坐标轴沿版图的边缘方向，横轴的方向沿版图的水平方向，纵轴的方向沿版图的垂直方向。确定每个TSVl的坐标，并在版图中标出。将所有TSVl的坐标确定完，计算出所有两两TSVl的间距利用直角坐标系中的两点距离计算公式。S2，建立一个有TSVl对组成的集合B，版图中任意两TSVl的距离违反了工艺间距约束即将它们的编号放入集合B，故集合B中的元素可为任何可能的两个TSVl对且这些 TSV对的间距小于工艺教工间距要求。S3，如果集合B中的TSV对数为0，说明这个版图不需要整理，直接跳过整理步骤。当集合B中的TSV对数大于或等于1，就执行S4步骤，整理版图。
S4，逐个移动间距小于工艺间距的TSV1，使它们间距大于工艺加工间距。找出集合B中，在TSV对中出现次数最多的TSV，其坐标是版图中的一点，以该坐标点为圆心，以加工工艺间距约束5的长度为半径画圆，即TSV加工间距约束的范围。在圆内出现的其他TSVl即为与圆心TSVl违反了间距要求的TSV。然后以圆心坐标点为基准，向着背离圆心坐标点的方向移动其他TSV1，将它们移动到圆上。移动了间距小于加工要求的TSVl之后，完成了集合B中TSV出现最多次的TSV的整理。整理完成后，删除集合B中出现次数最多的TSV的TSV对。循环执行S2、S3、S4步骤，直至集合中TSV的对数为0，就跳出优化步骤。图4为优化后的版图结果，版图中没有任何两个TSV的距离小于给定的最小间距 要求，即TSV的位置得到优化。
权利要求
1.3D集成电路自动布局中TSV位置的距离优化法，其特征在于将电路中间距小于工艺加工间距的TSV弹开，称这种方法为弹开法；逐个整理所有间距小于工艺加工间距的TSV,使他们的间距满足工艺加工间距约束； 具体步骤如下 SI，建立3D集成电路版图直角坐标系TSV初步定位的3D集成电路版图中建立直角坐标系A，坐标系A沿版图的边缘建立，其横轴沿版图的水平方向建立，纵轴沿版图的垂直方向建立； S2，建立间距小于工艺加工间距的TSV对集合B :分别计算每个TSV在坐标系中的坐标，得到每个TSV在版图中的坐标点；利用平面直角坐标系的距离计算公式计算每个TSV的坐标与其他所有TSV的坐标做距离计算，求得任意两两TSV的距离；计算出所有TSV之间的距离后，建立两两间距小于工艺加工间距的TSV对的集合B ;然后把间距小于工艺加工间距的TSV对放入集合B，其中所述TSV对包含两个TSV的坐标；计算集合B中TSV对的数目， S3 当集合B中TSV对的数目等于O时，表明无需再进行优化，跳出优化过程；当集合B中TSV对的数目大于O时执行S4, S4，弹开处理间距小于工艺加工间距的TSV对选取集合B的TSV对中出现次数最多的TSV为基点；以基点作为圆心，以工艺加工间距为半径画圆，将落在此圆中的所有TSV沿着圆的径向移到该圆的圆周上； 循环执行S2、S3、S4，直至集合B中TSV对数目为零，跳出优化过程。
2.3D集成电路自动布局中TSV位置的距离优化装置，其特征在于其包括有 输入单元用于建立3D集成电路版图直角坐标系TSV初步定位的3D集成电路版图中建立直角坐标系A，坐标系A沿版图的边缘建立，其横轴沿版图的水平方向建立，纵轴沿版图的垂直方向建立； TSV对存放单元用于建立间距小于工艺加工间距的TSV对集合B :分别计算每个TSV在坐标系中的坐标，得到每个TSV在版图中的坐标点；利用平面直角坐标系的距离计算公式计算每个TSV的坐标与其他所有TSV的坐标做距离计算，求得任意两两TSV的距离；计算出所有TSV之间的距离后，建立两两间距小于工艺加工间距的TSV对的集合B ;然后把间距小于工艺加工间距的TSV对放入集合B，其中所述TSV对包含两个TSV的坐标； 判断单元用于判断TSV中TSV对的个数当集合B中TSV对的数目大于O时执行优化，当集合B中TSV对的数目等于O时，表明无需再进行优化； 弹开单元用于弹开处理间距小于工艺加工间距的TSV对选取集合B的TSV对中出现次数最多的TSV为基点；以基点作为圆心，以工艺加工间距为半径画圆，将落在此圆中的所有TSV沿着圆的径向移到该圆的圆周上。
全文摘要
本发明公开了一种3D集成电路中TSV的距离位置优化法，在3D集成电路的设计及制造领域有广泛的应用。一般的3D集成电路TSV初步定位后的版图中，TSV的数量较多，在版图中分布比较密集。从而会出现TSV的位置过于接近的问题。在3D集成电路进行加工生产时，厂商不能加工TSV的间距小于加工工艺的间距约束的版图。本发明使用距离法对TSV的间距进行优化，从而得到优化后的版图使TSV的间距满足工艺加工要求，并能够完成制造。被优化后的TSV版图中，TSV的距离适当，故可以提高电路的工作速度，降低串扰。
文档编号G06F17/50GK102663204SQ20121012577
公开日2012年9月12日 申请日期2012年4月25日 优先权日2012年4月25日
发明者侯立刚, 彭晓宏, 汪金辉, 白澍, 耿淑琴 申请人:北京工业大学