中断辅助处理装置、实时系统及中断处理方法

文档序号:6368711阅读:131来源:国知局
专利名称:中断辅助处理装置、实时系统及中断处理方法
技术领域
本发明涉及处理器对外设的中断处理技木,特别涉及到ー种中断辅助处理装置、实时系统及中断辅助处理方法。
背景技术
在通常的实时系统中,通常都会包括处理器和外设(如,输入、输出装置、硬件加速器等);外设和处理器之间经常采用中断的方式来实现处理器对外设的调度。现有技术通常的外设中断处理方法是I、外设触发中断; 2、处理器接收外设中断;3、处理器调用该外设中断的中断服务例程进行处理;在中断服务例程中,处理器可能会从触发中断的外设读取信息;还可能发送控制信息给该外设和/或其他外设。在一般的实时系统中,有一些任务需要由多个外设共同完成;如图I所示,在这种连续任务中,处理器首先启动第一个外设执行任务,第一个外设执行任务完成后,会产生中断通知处理器,处理器响应该中断,启动第二个外设执行任务;第二个外设执行任务完成后,也会产生中断通知处理器,处理器响应该中断,再启动第三个外设执行任务;以此类推,直到最后ー个外设完成任务产生中断,处理器响应该中断,对最后的结果进行处理。例如,在长期演进(简称,LTE)基带芯片的数据处理流程中,从终端接收天线接收信号开始一直到CRC校验,数据处理流程需经过以下连续处理步骤天线接收,傅立叶变化(简称,FFT)变换,数据缓存,信道估计,信号检测,解调,混合自动重传(简称,HARQ),TURBO译码,循环冗余校验(简称,CRC校验),最后将CRC校验后的数据存入双倍速率存储器(简称,DDR)中,而这些工作都是由相应的外设来完成。在此过程中,处理器需首先配置天线收发(简称,TxRx)模块接收数据,等待接收到TxRx模块完成中断后;处理器在配置FFT模块启动,进行FFT变换并将数据缓存,待收到FFT模块完成中断后;处理器读取FFT模块缓存的数据进行处理,配置信道估计模块启动,进行信道估计,待收到信道估计模块完成中断后;处理器读取信道估计模块数据进行处理,配置信号检测模块启动,根据信道估计得的信道矩阵H进行信号检测,待处理器接收到信号检测模块完成中断后;处理器读取信号检测模块数据进行处理,配置解调模块启动,对检测后的数据进行解调,待处理器接收到解调完成中断后;处理器配置HARQ模块启动,待收到HARQ模块完成信号后;配置TURBO模块启动,进行TURBO译码,待处理器收到TURBO模块译码完成中断后;处理器配置CRC校验模块启动,进行CRC校验,并将数据存储于DDR中,待处理器收到CRC模块校验完成中断后,读取处理结果,并对结果进行操作。在这种连续任务的执行过程中,每个外设执行完成时,都会产生中断通知处理器,由处理器响应中断处理,并配置启动下ー个外设;而实际上,处理器在响应连续任务的中间过程产生的有些中断时,仅需要配置启动下一个外设,并不需要对中间结果进行处理。由于在实时系统的任务调度中,中断的任务优先级高于一般任务,处理器在接收到外设触发的中断请求时,会中止当前执行的一般任务,调用对应的中断服务例程来响应外设的中断请求。因此,这种频繁的中断会消耗大量的处理器资源,降低系统的执行效率。特别是如果处理器执行的任务对实时性要求较高时,频繁的中断可能会使得任务的实时性达不到要求,从而造成不可预知的干扰和错误。

发明内容
有鉴于此,本发明提出了中断辅助处理装置、实时系统及中断处理方法,以减少实时系统处理器响应外设中断的次数,提高系统效率。本发明的技术方案包括ー种中断辅助处理装置,包括触发控制模块,接收外设中断,获取外设中断对应的中断服务例程存储位置并发 送到指令解析模块;指令解析模块,根据所述中断服务例程存储位置从指令存储模块读取中断服务例程代码并解析;指令存储模块,保存中断辅助处理装置处理的各外设中断的中断服务例程;指令执行模块,从指令解析模块获取解析后的中断服务例程代码;执行解析后的中断服务例程代码;通过外设接ロ模块读取外设的中断信息;发送控制信息到外设接ロ模块;产生中断辅助处理装置中断及中断辅助处理装置中断信息通过处理器接ロ模块发送到处理器;处理器接ロ模块,中断辅助处理装置与处理器之间的数据交互接ロ ;外设接ロ模块,中断辅助处理装置和外设之间的信息交互接ロ。优选的,所述触发控制模块进一歩包括中断存储单元,接收并存储外设中断;存储位置获取单元,从中断存储单元读取外设中断,根据该外设中断的中断号获取该外设中断对应的中断服务例程存储位置并发送给所述指令解析模块;优选的,所述中断存储单元按优先级从高到低的顺序存储外设中断,所述存储位置获取单元按外设中断在中断存储单元中的存储顺序依次读取外设中断。优选的,所述中断存储单元包括多个中断存储区,ー个中断存储区存储属于同一个优先级的外设中断;优选的,所述中断存储单元以链表形式按优先级从高到低的顺序存储外设中断。优选的,所述中断存储单元存储相同优先级的外设中断时,按外设中断的接收时间顺序存储。优选的,所述中断存储单元按外设中断的接收时间顺序依次存储各外设中断;所述存储位置获取单元按外设中断在中断存储单元中的存储顺序依次读取外设中断。优选的,所述中断存储单元存储接收时间相同的外设中断时,按外设中断的优先级从闻到低顺序存储。优选的,所述指令存储模块包括多个指令存储区,ー个指令存储区存储ー个中断服务例程;所述存储位置为中断服务例程存储的指令存储区序号或首地址。
优选的,所述指令存储模块根据各中断服务例程代码长度为各中断服务例程动态分配存储空间;所述存储位置为中断服务例程存储空间的首地址。 优选的,所述指令存储模块通过所述处理器接ロ模块从处理器接收中断服务例程并存储;所述触发控制模块通过所述处理器接ロ模块从处理器接收并保存各外设中断的中断服务例程代码存储位置。—种实时系统,包括处理器和多个外设,还包括上述的任意ー项中断辅助处理装置。优选的,所述实时系统进ー步包括 所述外设的中断输出端在所述处理器的控制下选择连接到所述中断辅助处理装置或处理器。优选的,所述实时系统进ー步包括所述处理器发送外设中断的中断服务例程代码和存储位置到所述中断辅助处理装置。ー种中断处理方法,包括I、中断辅助处理装置响应接收到的外设中断,执行该外设中断的中断服务例程;2、如果有需要处理器处理的任务,中断辅助处理装置触发中断辅助处理装置中断发送给处理器;3、处理器响应中断辅助处理装置中断,执行中断辅助处理装置中断的中断服务例程,处理任务。优选的,所述中断辅助处理装置响应外设中断进ー步包括中断辅助处理装置按优先级从高到低的顺序响应接收到的外设中断。优选的,所述中断辅助处理装置响应外设中断进ー步包括对接收到的优先级相同的外设中断,中断辅助处理装置按外设中断的接收时间顺序依次响应。优选的,所述中断辅助处理装置响应外设中断进ー步包括中断辅助处理装置按外设中断的接收时间顺序响应各接收到的外设中断。优选的,所述中断辅助处理装置响应外设中断进ー步包括对接收时间相同的外设中断,中断辅助处理装置按优先级从高到低的顺序执行依次响应。优选的,所述方法进ー步包括处理器将外设中断的中断服务例程和中断服务例程存储位置发送到所述中断辅助处理装置保存。优选的,所述方法进ー步包括处理器控制选择各外设中断输出到中断辅助处理装置或处理器。


图I是现有技术连续任务中断处理流程2是本发明中断辅助处理装置优选实施方式结构图
图3是本发明触发控制模块优选实现方案结构4是本发明中断存储单元一种优选实现方案结构5是本发明中断存储单元又一种优选实现方案结构6是本发明指令存储模块ー种优选实现方案结构7是本发明本发明实时系统ー种优选实施方式结构8是本发明本发明实时系统有ー种优选实施 方式结构9是本发明中断处理方法优选实施方式流程图
具体实施例方式为进ー步说明本发明的技术方案,下面给出具体实施例并结合附图详细说明。具体实施例I本实施例为本发明中断辅助处理装置的ー种优选实施方式,总体结构如图2所示,包括触发控制模块100,接收外设中断,获取该外设中断对应的中断服务例程存储位置并发送到指令解析模块;本模块根据具体的实时系统情况可以有多种具体实现方案;一种优选实现方案如图3所示,包括中断存储单元101,接收并存储外设中断;存储位置获取单元102,从中断存储单元读取外设中断,根据该外设中断的中断号获取该外设中断对应的中断服务例程存储位置并发送给指令解析模块110 存储位置获取单元102可以采用中断向量表的方式来建立各外设中断与中断服务例程存储位置的对应关系;所述中断向量表以一一对应的形式保存各外设中断的中断号和各外设中断的中断服务例程存储位置;触发控制模块100对于接收到的外设中断的存储和读取有多种实现方案优选方案一存储位置获取单元102按优先级从高到低的顺序从所述中断存储单元读取外设中断如图4所示,中断存储单元101包括多个中断存储区,ー个中断存储区存储属于同一个优先级的外设中断;当触发控制模块100接收到外设中断时,根据该外设中断的优先级将其保存到该优先级对应的中断存储区中;存储位置获取单元102每次读取外设中断时,从最高优先级对应的中断存储区开始,按优先级从高到低的顺序依次查询各中断存储区中是否存在未处理的外设中断,读取优先级最高的未处理外设中断;其中,各中断存储区可以采用移位缓存,按接收时间顺序存储该中断存储区对应优先级的外设中断;中断存储单元101也可以其他的形式实现,如采用链表的方式按优先级从高到低的顺序保存接收到的外设中断;接收到新的外设中断时,可以将该外设中断插入链表中与该外设中断优先级相同的最后ー个外设中断之后的节点。优选方案ニ 存储位置获取单元102按接收时间顺序从所述中断存储单元读取外设中断
如图5所示,中断存储单元101可以包括ー个先入先出(简称,FIFO)缓存,按接收时间顺序保存接收到的外设中断;存储位置获取单元102从该FIFO缓存中顺序读取外设中断。如果同时接收到多个外设中断,可以按外设中断的优先级从高到低顺序依次存入FIFO缓存。所述中断向量表为各外设中断的中断号与各外设中断的中断服务例程存储位置的对应关系。需要说明的是,上述仅为触发控制単元100的一些优选实现方案,触发控制模块100也可以根据实时系统的具体需求采用其他实现方案,如,对于外设中断数量较少,中断触发间隔时间较长的实时系统,触发控制単元100可以不包括中断存储单元101,直接由存储位置获取单元102根据接收到的外设中断获取中断服务例程存储位置。 指令解析模块110,根据接收到的中断服务例程存储位置从指令存储模块读取中断服务例程并解析;指令存储模块120,保存中断辅助处理装置处理的各中断的中断服务例程;指令存储模块120可以采用如图6所示的结构,包括多个指令存储区,每个指令存储区存储ー个中断服务例程;对于这种结构的指令存储模块,中断向量表中的存储位置可以是中断服务例程存储的指令存储区序号或首地址。指令存储模块120也可以包括一个存储区,根据各中断服务例程代码长度为各中断服务例程动态分配存储空间;对于这种结构的指令存储模块,中断向量表中的存储位置为中断服务例程存储空间首地址。指令执行模块130,从指令解析模块获取解析后的中断服务例程代码;执行解析后的中断服务例程代码;通过外设接ロ模块150读取外设的中断信息;发送控制信息到外设接ロ模块;产生中断辅助处理装置中断及中断辅助处理装置中断信息通过处理器接ロ模块140发送到处理器;其中,所述中断辅助处理装置中断信息包括了中断辅助处理装置中断所执行的中断服务例程对应的外设中断以及触发该外设中断的外设的中断信息。处理器接ロ模块140,中断辅助处理装置与处理器之间的数据交互接ロ ;外设接ロ模块150,中断辅助处理装置和外设之间的信息交互接ロ。
本发明中断辅助处理装置的中断向量表和指令存储模块120中保存的中断服务例程可以由处理器根据需要动态更新指令存储模块130通过所述处理器接ロ模块140从处理器接收中断服务例程代码并存储;触发控制模块100通过所述处理器接ロ 140从处理器接收并保存各外设中断的中断服务例程代码存储位置。这样,处理器可以根据需要动态修改中断辅助处理装置中的中断服务例程代码,或者根据需要动态配置由中断辅助处理装置处理的外设中断。提高了中断处理的灵活性。本发明中断辅助处理装置的中断向量表和指令存储模块120中保存的中断服务例程也可以是预先固定配置保存的。具体实施例2
本实施例为本发明实时系统的ー种优选实施方式,总体结构如图7所示,包括N个外设(外设I N),其中,N为实时系统中能够触发中断的外设个数;处理器20 ;中断辅助处理装置10,接收并处理各外设中断;触发中断辅助处理装置中断发送给处理器;本实施例中的中断辅助处理装置10可以采用具体实施例I中的任意ー种具体的中断辅助处理装置方案。本发明实时系统中中断辅助处理装置10处理各外设中断的中断服务例程可以由处理器根据需要发送到中断辅助处理装置10进行动态更新;也可以是预先固定配置保存在中断辅助处理装置10中。 本发明实时系统的一种优选实现方案如图8所示,包括N个选择单元,选择单元η的输入端与对应的外设η的中断输出连接;选择单元η的第一输出端与中断辅助处理装置10连接,第二输出端与处理器20连接,在处理器20的控制下,选择将外设η的中断输出到中断辅助处理装置10或处理器20。在这种优选实现方案中,处理器20可以根据需要动态选择由中断辅助处理装置10处理的外设中断,并发送由中断辅助处理装置10处理的外设中断的中断服务例程到中断辅助处理装置10。具体实施例3本实施例为本发明中断处理方法的ー种优选实施方式,总体流程如图9所示,包括I、中断辅助处理装置响应接收到的外设中断,执行该外设中断的中断服务例程;101、触发控制模块选择ー个接收到的外设中断;—种优选的选择方式包括,触发控制模块在所保存的接收到的外设中断中选择ー个优先级最高的未处理外设中断;进ー步的,如果步骤I所保存的外设中断中优先级最高的未处理外设中断多于ー个,触发控制模块在优先级最高的未处理外设中断中选择接收时间最早的一个未处理外设中断;另ー种优选的选择方式包括,触发控制模块在所保存的接收到的外设中断中选择ー个接收时间最早的未处理外设中断;进ー步的,如果步骤I所保存的外设中断中接收时间最早的未处理外设中断多于ー个,触发控制模块在接收时间最早的未处理外设中断中选择ー个优先级最高的未处理外设中断;102、触发控制模块获取所选择外设中断的中断服务例程存储位置;其中,所述存储位置可以是指令存储区的序号或首地址;也可以是中断服务例程存储空间首地址;触发控制模块可以采用中断向量表的方式来建立各外设中断与各外设中断服务例程存储位置的对应关系;并通过查询中断向量表的方式获取所选择外设中断的中断服务例程存储位置。103、触发控制模块发送获取的中断服务例程存储位置到中断辅助处理装置的指令解析模块;104、指令解析模块从中断辅助处理装置的指令存储模块取出中断服务例程,进行指令解析,将解析后的代码指令发送到中断辅助处理装置的指令执行模块;105、指令执行模块执行解析后的中断服务例程代码指令;根据指令通过外设接ロ模块从指令指定的外设读取中断信息,发送控制信息到指令指定的外设。2、如果有需要处理器处理的任务,中断辅助处理装置触发中断辅助处理装置中断发送给处理器;如果指令执行模块执行的指令为指示处理器执行任务的指令,指令执行模块触发中断辅助处理装置中断;通过中断辅助处理装置的处理器接ロ模块发送给处理器,并将相应的中断信息发送到处理器接ロ模块提供给处理器读取;其中,所述中断辅助处理装置中断信息包括了中断辅助处理装置中断所执行的中断服务例程对应的外设中断以及触发该外设中断的外设的中断信息。3、处理器响应中断辅助处理装置中断,执行中断辅助处理装置中断的中断服务例 程,处理任务。4、如果还有未处理的外设中断,重复执行步骤I 3。其中,所述中断辅助处理装置可能在响应外设中断之前,处理外设中断过程中以及完成外设中断处理之后的任意时刻接收到外设触发的外设中断,触发控制模块在接收到外设中断时,保存该接收到的外设中断。本发明的中断处理方法的一种优选实现方案还可以包括中断配置流程中断服务例程更新流程如果处理器需要更新中断辅助处理装置中的中断服务例程,处理器通过处理器接ロ模块发送中断服务例程到指令存储模块保存;如果有中断服务例程的存储位置发生变化,处理器通过处理器接ロ模块更新触发控制模块中相应外设中断的中断服务例程存储位置。中断辅助处理装置处理的外设中断配置流程如果处理器重新配置中断辅助处理装置处理的外设中断,处理器通过各外设对应的选择单元控制配置各外设中断输出的目标(处理器或中断辅助处理装置);通过处理器接ロ模块发送中断服务例程到指令存储模块保存;通过处理器接ロ模块更新触发控制模块中的中断向量表。具体实施例4为了更清楚的说明本发明,下面以LTE基带芯片的数据处理流程为例,说明本发明的中断处理流程I、LTE基帯芯片处理器需配置TxRx模块接收数据,启动数据处理流程;2、TxRx模块完成数据接收后,触发TxRx中断发送给中断辅助处理装置;3、中断辅助处理装置执行TxRx中断服务例程;配置FFT模块启动;4、FFT模块执行FFT变换并将变换后的数据缓存,完成后触发FFT中断发送到中断辅助处理装置;5、中断辅助处理装置执行FFT中断服务例程;触发中断辅助处理装置中断通知处理器处理FFT模块缓存的数据,配置信道估计模块启动;6、信道估计模块进行信道估计,完成后触发信道估计中断发送到中断辅助处理装置;
7、中断辅助处理装置执行信道估计中断服务例程;触发中断辅助处理装置中断通知处理器处理信道估计模块的数据,配置信号检测模块启动;8、信号检测模块根据信道估计得的信道估计矩阵进行信号检测,完成后触发信号检测中断发送到中断辅助处理装置;9、中断辅助处理装置执行信号检测中断服务例程;触发中断辅助处理装置中断通知处理器处理信号检测模块的数据,配置解调模块启动;10、解调模块对信号检测后的数据进行解调,完成解调处理后触发解调中断发送到中断辅助处理装置;11、中断辅助处理装置执行解调中断服务例程;配置HARQ模块启动;12、HARQ模块执行完HARQ任务后,触发HARQ中断发送到中断辅助处理装置; 13、中断辅助处理装置执行HARQ中断服务例程;配置TURBO模块启动;14,TURBO模块执行TURBO译码任务,完成后触发TURBO中断发送到中断辅助处理
装置;14、中断辅助处理装置执行TURBO中断服务例程;配置CRC校验模块启动;15、CRC校验模块执行CRC校验任务,完成后将数据存储到存储器中,触发CRC校验中断发送到中断辅助处理装置;16、中断辅助处理装置执行CRC校验中断服务例程;触发中断辅助处理装置中断发送到处理器;17、处理器执行中断辅助处理装置中断服务例程,从处理器接ロ模块获取中断信息,根据中断信息从存储器读取数据并处理。从上述LTE数据处理流程可以看出,本发明的技术方案在处理该流程吋,LTE基带芯片的处理器仅在需要其处理数据的FFT变换完成、信道估计完成、信号检测完成以及数据处理流程结束时处理中断辅助处理装置中断;而不会在数据处理流程过程中处理其他外设模块的中断,有效的减少了处理器执行任务时被中断打断的次数。本领域的一般技术人员显然应该清楚并且理解,本发明方法所举的以上实施例仅用于说明本发明方法,而并不用于限制本发明方法。在不背离本发明方法的精神及其实质的情况下,本领域技术人员当可根据本发明方法做出各种相应的改变或变形,但这些相应的改变或变形均属于本发明方法的权利要求保护范围。
权利要求
1.ー种中断辅助处理装置,其特征在于,包括 触发控制模块,接收外设中断,获取外设中断对应的中断服务例程存储位置并发送到指令解析模块; 指令解析模块,根据所述中断服务例程存储位置从指令存储模块读取中断服务例程代码并解析; 指令存储模块,保存中断辅助处理装置处理的各外设中断的中断服务例程; 指令执行模块,从指令解析模块获取解析后的中断服务例程代码;执行解析后的中断服务例程代码;通过外设接ロ模块读取外设的中断信息;发送控制信息到外设接ロ模块;产生中断辅助处理装置中断及中断辅助处理装置中断信息通过处理器接ロ模块发送到处理器; 处理器接ロ模块,中断辅助处理装置与处理器之间的数据交互接ロ ; 外设接ロ模块,中断辅助处理装置和外设之间的信息交互接ロ。
2.根据权利要求I所述的装置,其特征在于,所述触发控制模块包括 中断存储单元,接收并存储外设中断; 存储位置获取单元,从中断存储单元读取外设中断,根据该外设中断的中断号获取该外设中断对应的中断服务例程存储位置并发送给所述指令解析模块;
3.根据权利要求2所述的装置,其特征在于,所述中断存储单元按优先级从高到低的顺序存储外设中断;所述存储位置获取单元按外设中断在中断存储单元中的存储顺序依次读取外设中断。
4.根据权利要求3所述的装置,其特征在于,所述中断存储单元包括多个中断存储区,每ー个中断存储区存储属于同一个优先级的外设中断。
5.根据权利要求3所述的装置,其特征在于,所述中断存储单元以链表形式按优先级从高到低的顺序存储外设中断。
6.根据权利要求4或5所述中断存储单元存储相同优先级的外设中断吋,按外设中断的接收时间顺序存储。
7.根据权利要求2所述的装置,其特征在于,所述中断存储单元按外设中断的接收时间顺序依次存储各外设中断;所述存储位置获取单元按外设中断在中断存储单元中的存储顺序依次读取外设中断。
8.根据权利要求7所述的装置,其特征在于,所述中断存储单元存储接收时间相同的外设中断吋,按外设中断的优先级从高到低顺序存储。
9.根据权利要求I所述的装置,其特征在于,所述指令存储模块包括多个指令存储区,每ー个指令存储区存储ー个中断服务例程;所述存储位置为中断服务例程存储的指令存储区序号或首地址。
10.根据权利要求I所述的装置,其特征在于,所述指令存储模块根据各中断服务例程代码长度为各中断服务例程动态分配存储空间;所述存储位置为中断服务例程存储空间的首地址。
11.根据权利要求I或2或9或10所述的装置,其特征在于,所述指令存储模块通过所述处理器接ロ模块从处理器接收中断服务例程并存储; 所述触发控制模块通过所述处理器接ロ模块从处理器接收并保存各外设中断的中断服务例程代码存储位置。
12.—种实时系统,包括处理器和多个外设,其特征在于,还包括 如权利要求I 10中任意一项所述的中断辅助处理装置。
13.根据权利要求I所述的实时系统,其特征在于,所述外设的中断输出端在所述处理器的控制下选择连接到所述中断辅助处理装置或处理器。
14.根据权利要求12或13所述的实时系统,其特征在于,所述处理器发送外设中断的中断服务例程代码和存储位置到所述中断辅助处理装置。
15.ー种中断处理方法,其特征在于,包括 中断辅助处理装置响应接收到的外设中断,执行该外设中断的中断服务例程; 如果有需要处理器处理的任务,中断辅助处理装置触发中断辅助处理装置中断发送给处理器; 处理器响应中断辅助处理装置中断,执行中断辅助处理装置中断的中断服务例程,处理任务。
16.根据权利要求15所述的方法,其特征在于,所述中断辅助处理装置响应外设中断包括 中断辅助处理装置按优先级从高到低的顺序响应接收到的外设中断。
17.根据权利要求16所述的方法,其特征在于,所述中断辅助处理装置响应外设中断包括 对接收到的优先级相同的外设中断,中断辅助处理装置按外设中断的接收时间顺序依次响应。
18.根据权利要求15所述的方法,其特征在于,所述中断辅助处理装置响应外设中断包括 中断辅助处理装置按外设中断的接收时间顺序响应各接收到的外设中断。
19.根据权利要求18所述的方法,其特征在于,所述中断辅助处理装置响应外设中断包括 对接收时间相同的外设中断,中断辅助处理装置按优先级从高到低的顺序执行依次响应。
20.根据权利要求15 19中任一项所述的方法,其特征在于,所述方法包括 处理器将外设中断的中断服务例程和中断服务例程存储位置发送到所述中断辅助处理装置保存。
21.根据权利要求20所述的方法,其特征在于,所述方法包括 处理器控制选择各外设中断输出到中断辅助处理装置或处理器。
全文摘要
本发明公开了一种中断辅助处理装置,包括触发控制模块,接收外设中断,获取外设中断对应的中断服务例程存储位置并发送到指令解析模块;指令解析模块,根据所述中断服务例程存储位置从指令存储模块读取中断服务例程代码并解析;指令存储模块,保存中断辅助处理装置处理的各外设中断的中断服务例程;指令执行模块,执行解析后的中断服务例程代码;产生中断辅助处理装置中断及中断辅助处理装置中断信息通过处理器接口模块发送到处理器;处理器接口模块和外设接口模块。本发明的装置能有效减少处理器响应中断的频率,提高系统效率,本发明还同时提供了一种相应的实时系统及中断处理方法。
文档编号G06F13/10GK102693193SQ20121012607
公开日2012年9月26日 申请日期2012年4月26日 优先权日2012年4月26日
发明者唐新东, 岳天天, 朱志辉, 罗刚华 申请人:重庆重邮信科通信技术有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1