连接器的控制方法、连接器与存储器储存设备的制作方法

连接器的控制方法、连接器与存储器储存设备的制作方法
【专利摘要】本发明提供一种连接器的控制方法、连接器与存储器储存设备。此控制方法包括：取得连接器中第一振荡器所产生的第一时脉信号；取得连接器中第二振荡器所产生的第二时脉信号，其中第一振荡器的频率偏移量小于第二振荡器的频率偏移量；根据第一时脉信号与第二时脉信号校正对应于第二时脉信号的检测窗口信息；关闭第一振荡器；接收包括第一信号的信号串；以及根据校正后的检测窗口信息与第二时脉讯号信号产生一个检测窗口并且根据此检测窗口判断第一信号是否为一个突发信号，可以减少连接器的功耗。
【专利说明】连接器的控制方法、连接器与存储器储存设备
【技术领域】
[0001]本发是有关于一种连接器的控制方法、连接器与存储器储存设备，且特别是有关于一种包括至少两个振荡器的连接器，此连接器的控制方法，以及配置有此连接器的存储器储存设备。
【背景技术】
[0002]随着数码相机、移动电话与MP3播放器在这几年来的迅速成长，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器模组(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体设备中。
[0003]一般来说，可复写式非易失性存储器模组是由一个存储器控制器来控制，并且存储器控制器会通过一个连接器电性连接至一个主机系统。根据此连接器所符合的标准，通常连接器的操作状态至少会包括启动状态与一个非启动状态。在启动状态中，主机系统可以存取此可复写式非易失性存储器模组。在非启动状态中，存储器控制器可以关闭其部分的元件或功能，因此节省功率的消耗。在非启动状态中，连接器会持续地接收来自主机系统的信号，并且判断此信号是否为一个唤醒信号。若连接器接收到来自主机系统的一个唤醒信号，则连接器会回复至启动状态。此连接器会包括一个振荡器，其会提供一个时脉信号让连接器来检测唤醒信号。在非启动状态中，此振荡器会消耗了大多数的功率。因此，如何在非启动状态下进一步节省连接器消耗的功率，为此领域研究人员所关心的议题。

【发明内容】

[0004]本发明提供一种连接器的控制方法、连接器与存储器储存设备。
[0005]本发明的范例实施例中提出一种连接器的控制方法，以及使用此方法的连接器与存储器储存设备，可以节省连接器消耗的功率。
[0006]本发明一范例实施例提出一种连接器的控制方法，包括:取得连接器中第一振荡器所产生的第一时脉信号；取得连接器中第二振荡器所产生的第二时脉信号，其中第一振荡器的频率偏移量小于第二振荡器的频率偏移量；根据第一时脉信号与第二时脉信号校正对应于第二时脉信号的检测窗口信息；关闭第一振荡器；接收一信号串，此信号串包括第一信号；以及根据校正后的检测窗口信息与第二时脉信号产生一检测窗口并且根据检测窗口判断第一信号是否为突发信号。
[0007]在一范例实施例中，上述根据第一时脉信号与第二时脉信号校正对应于第二时脉信号的检测窗口信息的步骤包括:根据第一时脉信号计数至第一计数值，并且同时根据第二时脉信号持续更新第二计数值；以及根据第一计数值与第二计数值产生一窗口时脉数。上述根据校正后的检测窗口信息与第二时脉信号产生检测窗口的步骤包括:将根据第二时脉信号计数窗口时脉数的时间区间设定为检测窗口。
[0008]在一范例实施例中，上述的控制方法还包括:根据上述的检测窗口判断信号串是否包括至少部分的预设信号；以及若信号串包括至少部分的预设信号，启动第一振荡器并且改变连接器的操作状态从非启动状态至启动状态。
[0009]在一范例实施例中，上述的预设信号为唤醒信号或重置信号。
[0010]在一范例实施例中，上述的唤醒信号包括突发信号与间隔信号，重置信号包括突发信号与间隔信号，并且重置信号中间隔信号的长度大于唤醒信号中间隔信号的长度。
[0011]在一范例实施例中，上述的突发信号、唤醒信号与重置信号符合频外信号的规范。
[0012]在一范例实施例中，上述关闭第一振荡器的步骤包括:接收来自存储器控制器的一个指令；以及在存储器控制器进入省电模式以后，根据此指令关闭第一振荡器。
[0013]在一范例实施例中，上述判断第一信号是否为突发信号的步骤之前，此控制方法还包括；判断信号串的强度等级是否大于一个预设强度；若信号串的强度等级大于预设强度。
[0014]以另外一个角度来说，本发明一范例实施例提出一种连接器，包括:第一振荡器、第二振荡器、电力管理电路与确认电路。第一振荡器是用以提供第一时脉信号；第二振荡器是用以提供第二时脉信号。其中第一振荡器的频率偏移量小于第二振荡器的频率偏移量。电力管理电路是电性连接至第一振荡器与第二振荡器，用以接收第一时脉信号与第二时脉信号，根据第一时脉信号与第二时脉信号校正对应于第二时脉信号的检测窗口信息，并且关闭第一振荡器。确认电路是电性连接至电力管理电路与第二振荡器，用以接收一信号串，其包括第一信号。确认电路也用以根据校正后的检测窗口信息与第二时脉信号产生一个检测窗口并且根据检测窗口判断第一信号是否为突发信号。
[0015]在一范例实施例中，上述电力管理电路根据第一时脉信号与第二时脉信号校正对应于第二时脉信号的检测窗口信息的操作包括:电力管理电路根据第一时脉信号计数至第一计数值，并且同时根据第二时脉信号持续更新第二计数值；以及，电力管理电路根据第一计数值与第二计数值产生一个窗口时脉数。上述确认电路根据校正后的检测窗口信息与第二时脉信号产生检测窗口的操作包括:确认电路将根据第二时脉信号计数窗口时脉数的时间区间设定为检测窗口。
[0016]在一范例实施例中，上述的连接器还包括状态控制器，其是电性连接至确认电路与电力管理电路。上述的确认电路还用以根据检测窗口判断信号串是否包括至少部分的预设信号。若信号串包括至少部分的预设信号，电力管理电路用以启动第一振荡器并且状态控制器用以改变连接器的操作状态从非启动状态至启动状态。
[0017]在一范例实施例中，上述电力管理电路关闭第一振荡器的操作包括:电力管理电路接收来自一个存储器控制器的一个指令；以及在存储器控制器进入省电模式以后，电力管理电路根据此指令关闭第一振荡器。
[0018]在一范例实施例中，上述的连接器还包括一信号检测器，其是电性连接至确认电路，用以接收信号串并且判断信号串的强度等级是否大于一个预设强度。若信号串的强度等级大于预设强度，信号检测器会传送信号串至确认电路。
[0019]以另外一个角度来说，本发明一范例实施例提出一种存储器储存设备，包括连接器、可复写式非易失性存储器模组与存储器控制器。连接器是用以电性连接至一个主机系统，并且接收来自主机系统的信号串，其包括第一信号。可复写式非易失性存储器模组包括多个实体抹除单元。存储器控制器是电性连接至连接器与可复写式非易失性存储器模组。此连接器包括第一振荡器、第二振荡器、电力管理电路与确认电路。第一振荡器是用以提供第一时脉信号；第二振荡器是用以提供第二时脉信号。其中第一振荡器的频率偏移量小于第二振荡器的频率偏移量。电力管理电路是电性连接至第一振荡器与第二振荡器，用以接收第一时脉信号与第二时脉信号，根据第一时脉信号与第二时脉信号校正对应于第二时脉信号的检测窗口信息，并且关闭第一振荡器。确认电路是电性连接至电力管理电路与第二振荡器，用以接收一信号串，其包括第一信号。确认电路也用以根据校正后的检测窗口信息与第二时脉信号产生一个检测窗口并且根据检测窗口判断第一信号是否为突发信号。
[0020]基于上述，本发明实施例提出的控制方法、连接器与存储器储存设备，可通过一个振荡器校正另一个振荡器，使功耗较高的振荡器可以被关闭，因此降低连接器的功耗。
[0021]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【专利附图】

【附图说明】
[0022]图1A是根据一范例实施例所示出的主机系统与存储器储存设备；
[0023]图1B是根据一范例实施例所示出的电脑、输入/输出设备与存储器储存设备的示意图；
[0024]图1C是根据一范例实施例所示出的主机系统与存储器储存设备的示意图；
[0025]图2是示出图1A所示的存储器储存设备的概要方块图；
[0026]图3是根据一范例实施例所示出的存储器控制器的概要方块图；
[0027]图4是根据一范例实施例示出连接器的方块图；
[0028]图5A是根据一范例实施例不出一个突发信号的不意图；
[0029]图5B是根据一范例实施例不出唤醒信号与重置信号的不意图；
[0030]图6是根据一范例实施例示出系统流程的示意图；
[0031]图7是根据一范例实施例示出连接器的控制方法的流程图。
[0032]附图标记说明:
[0033]1000:主机系统；
[0034]1100:电脑；
[0035]1102:微处理器；
[0036]1104:随机存取存储器；
[0037]1106:输入/输出设备；
[0038]1108:系统总线；
[0039]1110:数据传输接口；
[0040]1202:鼠标；
[0041]1204:键盘；
[0042]1206:显示器；
[0043]1208:打印机；
[0044]1212:随身盘；
[0045]1214:存储卡；
[0046]1216:固态硬盘；[0047]1310:数码相机；
[0048]1312:SD 卡；
[0049]1314:MMC 卡；
[0050]1316:记忆棒；
[0051]1318:CF 卡;
[0052]1320:嵌入式储存设备；
[0053]100:存储器储存设备；
[0054]102:连接器；
[0055]104:存储器控制器；
[0056]106:可复写式非易失性存储器模组；
[0057]304(0)?304 (R):实体抹除单元；
[0058]202:存储器管理电路；
[0059]204:主机接口；
[0060]206:存储器接口；
[0061]252:缓冲存储器；
[0062]254:电源管理电路；
[0063]256:错误检查与校正电路；
[0064]401:信号串；
[0065]410:状态控制器；
[0066]420:信号检测器；
[0067]430:确认电路；
[0068]440:第一振荡器；
[0069]450:第二振荡器；
[0070]站0:电力管理电路；
[0071]510,562a ?562f、572a ?572f:突发信号；
[0072]520:校准信号；
[0073]530:特性信号；
[0074]540:单位区间；
[0075]550:检测窗口；
[0076]560:唤醒信号；
[0077]570:重置信号；
[0078]564a ?564f、574a ?574f:间隔信号；
[0079]S602、S604、S606、S608、S610、S612、S614、S616、S618、S620:系统流程图的步骤；
[0080]S702、S704、S706、S708、S710、S712:连接器的控制方法的步骤。
【具体实施方式】
[0081]一般而言,存储器储存设备(亦称,存储器储存系统)包括可复写式非易失性存储器模组与控制器(亦称，控制电路)。通常存储器储存设备是与主机系统一起使用，以使主机系统可将数据写入至存储器储存设备或从存储器储存设备中读取数据。[0082]图1A是根据一范例实施例所示出的主机系统与存储器储存设备。
[0083]请参照图1A，主机系统1000 —般包括电脑1100与输入/输出(input/output，I/O)设备1106。电脑1100包括微处理器1102、随机存取存储器(random accessmemory,RAM) 1104、系统总线1108与数据传输接口 1110。输入/输出设备1106包括如图1B的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图1B所示的设备非限制输入/输出设备1106,输入/输出设备1106可还包括其他设备。
[0084]在本发明实施例中，存储器储存设备100是通过数据传输接口 1110与主机系统1000的其他元件电性连接。通过微处理器1102、随机存取存储器1104与输入/输出设备1106的运作可将数据写入至存储器储存设备100或从存储器储存设备100中读取数据。例如，存储器储存设备100可以是如图1B所示的随身盘1212、存储卡1214或固态硬盘(SolidState Drive, SSD) 1216等的可复写式非易失性存储器储存设备。
[0085]一般而言，主机系统1000为可实质地与存储器储存设备100配合以储存数据的任意系统。虽然在本范例实施例中，主机系统1000是以电脑系统来作说明，然而，在本发明另一范例实施例中主机系统1000可以是数码相机、摄影机、通信设备、音频播放器或视频播放器等系统。例如，在主机系统为数码相机(摄影机)1310时，可复写式非易失性存储器储存设备则为其所使用的SD卡1312、MMC卡1314、记忆棒(memory stick) 1316、CF卡1318或嵌入式储存设备1320 (如图1C所示)。嵌入式储存设备1320包括嵌入式多媒体卡(Embedded MMC，eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统的基板上。
[0086]图2是示出图1A所示的存储器储存设备的概要方块图。
[0087]请参照图2，存储器储存设备100包括连接器102、存储器控制器104与可复写式非易失性存储器模组106。
[0088]在本范例实施例中，连接器102是兼容于序列先进附件(SerialAdvancedTechnology Attachment, SATA)标准。然而，必须了解的是,本发明不限于此,连接器 102 亦可以是符合并列先进附件(Parallel Advanced TechnologyAttachment,PATA)标准、电气和电子工程师协会(Institute of Electrical andElectronic Engineers,IEEE) 1394 标准、高速周边零件连接接口(PeripheralComponent Interconnect Express,PCI Express)标准、通用序列总线(UniversalSerial Bus, USB)标准、安全数码(SecureDigital, SD)接口标准、超高速一代(Ultra High Speed-1, UHS-1)接口标准、超高速二代(Ultra High Speed-1I, UHS-1I)接口标准、记忆棒(Memory Stick, MS)接口标准、多媒体储存卡(Multi MediaCard, MMC)接口标准、炭入式多媒体储存卡(Embedded MultimediaCard, eMMC)接口标准、通用快闪存储器(Universal Flash Storage, UFS)接口标准、小型快闪(Compact Flash,CF)接口标准、集成式驱动电子接口(IntegratedDevice Electronics,IDE)标准或其他适合的标准。
[0089]存储器控制器104用以执行以硬件型式或固件型式时作的多个逻辑闸或控制指令，并且根据主机系统1000的指令在可复写式非易失性存储器模组106中进行数据的写入、读取与抹除等运作。
[0090]可复写式非易失性存储器模组106是电性连接至存储器控制器104，并且用以储存主机系统1000所写入的数据。可复写式非易失性存储器模组106具有实体抹除单元304(0)?304(R)。例如，实体抹除单元304(O)?304(R)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一实体抹除单元分别具有复数个实体程式化单元，并且属于同一个实体抹除单元的实体程式化单元可被独立地写入且被同时地抹除。例如，每一实体抹除单元是由128个实体程式化单元所组成。然而，必须了解的是，本发明不限于此，每一实体抹除单元是可由64个实体程式化单元、256个实体程式化单元或其他任意个实体程式化单元所组成。
[0091]更详细来说，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目的一并被抹除的记忆胞。实体程式化单元为程式化的最小单元。即，实体程式化单元为写入数据的最小单元。每一实体程式化单元通常包括数据比特区与冗余比特区。数据比特区包含多个实体存取位址用以储存使用者的数据，而冗余比特区用以储存系统的数据(例如，控制信息与错误更正码)。在本范例实施例中，每一个实体程式化单元的数据比特区中会包含4个实体存取位址，且一个实体存取位址的大小为512字节(byte，B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体存取位址，本发明并不限制实体存取位址的大小以及个数。例如，实体抹除单元为实体区块，并且实体程式化单元为实体页面或实体扇。
[0092]在本范例实施例中，可复写式非易失性存储器模组106为多阶记忆胞(MultiLevel Cell，MLC)NAND型快闪存储器模组，即一个记忆胞中可储存至少2个比特数据。然而，本发明不限于此，可复写式非易失性存储器模组106亦可是单阶记忆胞(Single LevelCelI，SLC)NAND型快闪存储器模组、复数阶记忆胞(Trinary Level Cell，TLC)NAND型快闪存储器模组、其他快闪存储器模组或其他具有相同特性的存储器模组。
[0093]图3是根据一范例实施例所示出的存储器控制器的概要方块图。
[0094]请参照图3，存储器控制器104包括存储器管理电路202、主机接口 204与存储器接口 206。
[0095]存储器管理电路202用以控制存储器控制器104的整体运作。具体来说，存储器管理电路202具有多个控制指令，并且在存储器储存设备100运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。
[0096]在本范例实施例中，存储器管理电路202的控制指令是以固件型式来实作。例如，存储器管理电路202具有微处理器单元(未示出)与唯读存储器(未示出)，并且此些控制指令是被烧录至此唯读存储器中。当存储器储存设备100运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。
[0097]在本发明另一范例实施例中，存储器管理电路202的控制指令亦可以程式码型式储存于可复写式非易失性存储器模组106的特定区域(例如，存储器模组中专用于存放系统数据的系统区)中。此外，存储器管理电路202具有微处理器单元(未示出)、唯读存储器(未示出)及随机存取存储器(未示出)。特别是，此唯读存储器具有驱动码，并且当存储器控制器104被致能时，微处理器单元会先执行此驱动码段来将储存于可复写式非易失性存储器模组106中的控制指令载入至存储器管理电路202的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。
[0098]此外，在本发明另一范例实施例中，存储器管理电路202的控制指令亦可以一硬件型式来实作。例如，存储器管理电路202包括微控制器、存储器管理单元、存储器写入单元、存储器读取单元、存储器抹除单元与数据处理单元。存储器管理单元、存储器写入单元、存储器读取单元、存储器抹除单元与数据处理单元是电性连接至微控制器。其中，存储器管理单元用以管理可复写式非易失性存储器模组106的实体抹除单元；存储器写入单元用以对可复写式非易失性存储器模组106下达写入指令以将数据写入至可复写式非易失性存储器模组106中；存储器读取单元用以对可复写式非易失性存储器模组106下达读取指令以从可复写式非易失性存储器模组106中读取数据；存储器抹除单元用以对可复写式非易失性存储器模组106下达抹除指令以将数据从可复写式非易失性存储器模组106中抹除；而数据处理单元用以处理欲写入至可复写式非易失性存储器模组106的数据以及从可复写式非易失性存储器模组106中读取的数据。
[0099]主机接口 204是电性连接至存储器管理电路202并且用以接收与识别主机系统1000所传送的指令与数据。也就是说，主机系统1000所传送的指令与数据会通过主机接口204来传送至存储器管理电路202。在本范例实施例中，主机接口 204是兼容于SATA标准。然而，必须了解的是本发明不限于此，主机接口 204亦可以是兼容于PCI Express标准、USB标准、SD标准、UHS-1标准、UHS-1I标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的数据传输标准。
[0100]存储器接口 206是电性连接至存储器管理电路202并且用以存取可复写式非易失性存储器模组106。也就是说，要写入至可复写式非易失性存储器模组106的数据会经过存储器接口 206转换为可复写式非易失性存储器模组106所能接受的格式。
[0101]在本发明一范例实施例中，存储器控制器104还包括缓冲存储器252、电源管理电路254与错误检查与校正电路256。
[0102]缓冲存储器252是电性连接至存储器管理电路202并且用以暂存来自于主机系统1000的数据与指令或来自于可复写式非易失性存储器模组106的数据。
[0103]电源管理电路254是电性连接至存储器管理电路202并且用以控制存储器储存设备100的电源。
[0104]错误检查与校正电路256是电性连接至存储器管理电路202并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路202从主机系统1000中接收到写入指令时，错误检查与校正电路256会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking andCorrecting Code, ECC Code),并且存储器管理电路202会将对应此写入指令的数据与对应的错误检查与校正码写入至可复写式非易失性存储器模组106中。之后，当存储器管理电路202从可复写式非易失性存储器模组106中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路256会依据此错误检查与校正码对所读取的数据执行错误检查与校正程序。
[0105]图4是根据一范例实施例示出连接器的方块图。
[0106]请参照图4，连接器102包括状态控制器410、信号检测器420、确认电路430、第一振荡器440、第二振荡器450与电力管理电路460。
[0107]状态控制器410是用以控制连接器102的操作状态。当主机系统1000正在存取存储器储存设备100时，连接器102的操作状态为启动状态。反之，若主机系统1000没有要存取存储器储存设备100，则状态控制器410可以控制连接器102进入一个非启动状态。在非启动状态中，存储器控制器104可以关闭其中部分的电路，因此节省功率的消耗。另一方面，当连接器102在非启动状态时，若主机系统1000传送一个预设信号给连接器102，则状态控制器430会改变连接器102的操作状态为启动状态。例如，若连接器102兼容于SATA标准，则连接器102的操作状态包括启动(active)状态及一非启动状态，其中非启动状态可包含一部分(partial)状态或一睡眠(slumber)状态或两者皆俱；并且预设信号可以是唤醒信号或是重置信号。若主机系统1000传送了一个唤醒信号或是重置信号给连接器102，则连接器102会从部分状态或睡眠状态回复为启动状态。一般来说，睡眠状态的省电效果比部分状态的省电效果好，但从睡眠状态回复为启动状态所需的时间比从部分状态回复为启动状态的时间长。
[0108]信号检测器420会接收来自于主机系统1000的信号串401。信号串401可包括一或多个信号。信号检测器420是用以检测信号串401的强度等级(power level) 0在连接器102的操作状态为非启动状态时，若信号检测器420检测到信号串401中有一个信号的强度等级高于一个预设强度，则信号检测器420会将信号串401传送给确认电路430。相反的，若信号串401中没有任一信号的强度等级高于预设强度，则信号检测器420并不会将信号串401传送给确认电路430。其中，在本范例实施例中，信号检测器420可为载波静噪电路(carrier squelch circuit)、噪声静噪电路(noise squelch circuit)或其他类型的信号检测电路。
[0109]确认电路430是用以判断信号串401中是否包括至少部分的预设信号。在此范例实施例中，信号串401符合频外信号(out-of-band signaling,OOB-signaling)的规范,并且预设信号为唤醒信号或是重置信号。而频外信号是一种数据样式(data pattern)，其中定义了间隔(gap)信号与突发(burst)信号。突发信号的振幅会以一个频率(例如，1.5G赫兹)上下震动，而间隔信号的振幅则维持不变。突发信号与间隔信号会组成唤醒信号与重置信号。确认电路430会检测信号串401中的间隔信号与突发信号以判断信号串401中是否包括至少部分的唤醒信号或重置信号。若确认电路430判断信号串401中包括了部分的唤醒信号或重置信号，则确认电路430会驱动状态控制器410使连接器102的操作状态被改变至启动状态。以下会再详细说明唤醒信号与重置信号。
[0110]第一振荡器440会提供一个第一时脉信号；第二振荡器450会提供一个第二时脉信号。在此范例实施例中，第二振荡器450为电阻电容式振荡器(RCoscillator)，但第二振荡器450亦可为电感电容共鸣器(LC resonator)、环式震荡器(Ring Oscillator)、弛缓振荡器(Relaxation oscillator)、或多谐振荡器(Multivibrator oscillator)，本发明并不在此限。特别的是，第一振荡器440的频率偏移量会小于第二振荡器450的频率偏移量(或第一振荡器440的频率稳定性高于第二振荡器450的频率稳定性)或第一振荡器440的功耗大于第二振荡器450的功耗。举例来说,第一振荡器440会提供某一特定频率的第一时脉信号，并且第一时脉信号的频率并不会偏移此特定频率超过5个百分点；第二振荡器450是提供另一个特定频率的第二时脉信号，但第二时脉信号可能会偏移此另一特定频率20个百分点。然而，在另一范例实施例中，第一振荡器440与第二振荡器450可以有不同的频率偏移量，本发明并不在此限。
[0111]第一时脉信号或第二时脉信号会被传送至确认电路430,并且确认电路430会根据第一时脉信号或第二时脉信号以检测信号串401中的一个突发信号。
[0112]图5A是根据一范例实施例示出一个突发信号的示意图。[0113]请参照图5A，在此假设信号串401中包括了突发信号510。在频外信号的规范中，突发信号510可以由四个校准(align)信号520或是四个预定字符组信号所组成。例如，预定字符组信号为D24.3特性信号530。校准信号520或是D24.3特性信号530中每一个子信号的长度是整数个单位区间(unitinterval)(例如,单位区间540)。因此,如图5所示，突发信号510的长度为160个单位区间。在SATA的规范中，连接器102与主机系统1000之间的传输速率可以是1.5G Hz、3G Hz或是6G Hz0在此假设连接器102与主机系统1000之间的传输速率是1.5G Hz (但不以此为限)，因此一个单位区间是1/1.5G秒。换言之，突发信号510的长度约是160*1/1.5G = 106.7nS (nano second)。确认电路430会将第一时脉信号或第二时脉信号当作一个参考时脉，并且根据一个检测窗口信息来产生检测窗口 550。例如，检测窗口信息包括了一个检测窗口的时脉数，而确认电路430根据第一时脉信号或第二时脉信号计数此时脉数的时间区间即是检测窗口 550。检测窗口 550是用来判断突发信号510是否为一个符合OOB规范的突发信号。举例来说，若确认电路430判断突发信号510的长度小于一个第一临界值或是大于一个第二临界值，则确认电路430会判断突发信号510并不是符合OOB规范的突发信号。
[0114]图5B是根据一范例实施例示出唤醒信号与重置信号的示意图。
[0115]请参照图5B，在频外信号的规范中，唤醒信号560(亦被称为C0MWAKE信号)至少包括6个突发信号562a?562f与6个间隔信号564a?564f ;而重置信号570 (亦被称为RESET信号)也会包括6个突发信号572a?572f与6个间隔信号574a?574f。突发信号562a?562f的长度会等于突发信号572a?572f的长度，但间隔信号574a?574f的长度会大于间隔信号564a?564f的长度。确认电路430会产生长度不同的检测窗口来判断信号串401中的突发信号与间隔信号。值得注意的是，若确认电路430判断信号串401中包括了部分的预设信号(例如，4个以上的突发信号或4个以上的间隔信号或两者皆需具有)，确认电路430便会驱动状态控制器410改变连接器102的操作状态为启动状态。举例来说，若确认电路430侦侧到了突发信号562a?562d与间隔信号564a?564d或是检测到了突发信号572a?572d与间隔信号574a?574d，则连接器102的操作状态都会被改变为启动状态。值得说明的是，在本范例实施例中，确认电路430对突发信号的判定可只要检测一信号集中器(signal cluster)的时间长度是否为一预设值，若符合，则可判定其为突发信号，而无需去分析此信号集中器是否包括四个校准(align)信号520或是四个预定字符组信号。
[0116]请参照回图4与图5A。在此范例实施例中，当连接器102的控制状态为非启动状态时，电力管理电路460会关闭第一振荡器440,确认电路430会根据第二时脉信号检测突发信号并且判断信号串401中是否包括部分的唤醒信号或重置信号。由于第二时脉信号的频率偏移量大于第一时脉信号的频率偏移量，因此若确认电路430使用第二时脉信号作为参考时脉，则检测窗口 550的长度可能会有一误差，使得确认电路430不能准确地判断突发信号510的长度是否符合OOB的规范。因此，电力管理电路430会根据第一时脉信号与第二时脉信号来校正对应于第二时脉信号的检测窗口信息，并且根据校正后的检测窗口信息与第二时脉信号来产生检测窗口 550。
[0117]具体来说，电力管理电路460接收第一振荡器440产生的第一时脉信号,并且接收第二振荡器450产生的第二时脉信号。电力管理电路460会根据第一时脉信号计数(count)至一个第一计数值(例如，4000次，但不以此为限)，同时根据第二时脉信号持续更新一个第二计数值。由于第一时脉信号相对地较准确，电力管理电路460可以假设根据第一时脉信号计数至第一计数值时已经过了一个固定时间。而第二计数值则表示根据第二时脉信号在此固定时间内计数的次数。举例来说，第二振荡器450是用以提供频率为200MHz的第二时脉信号，上述的固定时间为lmS，并且在经过此固定时间后第二计数值为220000。因此，电力管理电路460便可以判断第二时脉信号有10%的误差；若校正前检测窗口 550的时脉数为200，则校正后的时脉数为220。换句话说，电力管理电路460会根据第一计数值与第二计数值产生一个窗口时脉数。并且，电力管理电路460会将根据第二时脉信号计数此窗口时脉数的一个时间区间设定为检测窗口 550。然而，本发明并不限制此窗口时脉数，S卩，并不限制检测窗口 550的长度为多少。
[0118]在一范例实施例中，电力管理电路460是在开机以后便校正检测窗口信息。然而，电力管理电路460也可以在连接器102进入非启动状态时校正检测窗口信息，本发明并不在此限。此外，在另一范例实施例中，校正检测窗口信息的步骤也可以由存储器控制器104来执行，本发明并不在此限。
[0119]在连接器102进入非启动状态以后，电力管理电路460会关闭第一振荡器440。由于第一时脉信号还会提供给其他的电子元件，因此在一范例实施例中，若存储器控制器104判断可以关闭第一振荡器440时,存储器控制器104会传送一个信号给电力管理电路460。在存储器控制器104进入一个省电模式(power down mode)以后，电力管理电路460会根据此信号关闭第一振荡器440。在省电模式中，存储器控制器104会关闭其中多数的电路或功能。然而，电力管理电路460也可以在其他时间点关闭第一振荡器440，本发明并不在此限。
[0120]在第一振荡器440被关闭以后，确认电路430会根据第二时脉信号以及校正后的检测窗口信息来产生检测窗口 550。确认电路430会根据检测窗口 550判断信号串401中的一个信号是否为符合OOB规范的突发信号。确认电路430也会根据检测窗口 550判断信号串401中是否包括部分的预设信号。若确认电路430判断信号串401中包括了部分的预设信号，则确认电路430会传送一个信号给状态控制器410。状态控制器410在接收到此信号以后会改变连接器102的操作状态从非启动状态至启动状态，并且电力管理电路460会启动第一振荡器440。在启动状态中,确认电路430是根据第一时脉信号来运作。
[0121]在此范例实施例中，连接器102是配置在存储器储存设备100中。然而，在其他范例实施例中，连接器102也可以配置在硬盘、网络设备、光盘驱动器、任意形式的嵌入式系统、或是其他电子设备，本发明并不在此限。
[0122]图6是根据一范例实施例示出系统流程的示意图。
[0123]请参照图6，在步骤S602中，存储器储存设备100会开机或是接收到来自于主机系统1000的一个供应电源。
[0124]在步骤S604中，电力管理电路460 (或是存储器控制器104)根据第一时脉信号与第二时脉信号校正对应于第二时脉信号的检测窗口信息。
[0125]在步骤S606中，连接器102会进入启动状态。
[0126]在步骤S608中，存储器控制器104判断是否要进入非启动状态。存储器控制器104可以根据主机系统1000的指示进入非启动状态，也可以由存储器控制器104本身决定进入非启动状态，本发明并不在此限。
[0127]在步骤S610，连接器102会进入非启动状态。此时电力管理电路460可关掉连接器102中部分的电路,例如锁相回路(phase-locked loops, PLL)。
[0128]在步骤S612，信号检测器420持续地接收来自主机系统1000的信号串，并且判断此信号串的强度等级(例如振幅)是否高于一个预设强度。
[0129]若步骤S612的结果为”是”，在步骤S614中，确认电路430会根据第二时脉信号判断上述的信号串中是否有部分的预设信号。若步骤S614的结果为”是”，在步骤620中，电力管理电路460会启动第一振荡器440，并且连接器102会进入启动状态(回到步骤S606)
[0130]若步骤S612的结果为”否”或是步骤S614的结果为”否”，在步骤S616中，存储器控制器104会判断是否要关闭第一振荡器440。若步骤S616的结果为”否”，则回到步骤S612。
[0131]若步骤S616的结果为”是”，则在步骤S618中，电力管理电路460会关闭第一振荡器 440。
[0132]然而，图6各步骤已详细说明如上，在此便不再赘述。
[0133]图7是根据一范例实施例示出连接器的控制方法的流程图。
[0134]请参照图7，在步骤S702中，接收第一振荡器所产生的第一时脉信号。在步骤S704中，接收第二振荡器所产生的第二时脉信号。在步骤S706中，根据第一时脉信号与第二时脉信号校正对应于第二时脉信号的检测窗口信息。在步骤S708中，关闭第一振荡器。在步骤S710中，接收一个信号串，其包括了一个第一信号。在步骤S712中，根据校正后的检测窗口信息与第二时脉信号产生一个检测窗口并且根据此检测窗口判断第一信号是否为突发信号。
[0135]图7中的各步骤可以被实作为多个指令，这些指令会储存在一个存储器中，并且由一个处理器来执行这些指令。或者，图7中各步骤可被实作为一或多个电路(例如，电力管理电路460与确认电路430)。然而，本发明并不限制以软体或是硬件的方式实作图7中各步骤。另一方面，图7中各步骤已详细说明如上，在此便不再赘述。
[0136]综上所述，本发明实施例提出的控制方法、连接器与存储器储存设备，可用第一振荡器来校正由第二振荡器产生的检测窗口。因此，第一振荡器可被关闭，并且可根据校正后的检测窗口信息产生检测窗口以检测部分的预设信号。如此一来，可以降低连接器的功耗。
[0137]最后应说明的是:以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
【权利要求】
1.一种连接器的控制方法，其特征在于，包括: 取得该连接器中一第一振荡器所产生的一第一时脉信号； 取得该连接器中一第二振荡器所产生的一第二时脉信号，其中该第一振荡器的一频率偏移量小于该第二振荡器的一频率偏移量； 根据该第一时脉信号与该第二时脉信号校正对应于该第二时脉信号的一检测窗口信息； 关闭该第一振荡器； 接收一信号串，其中该信号串包括一第一信号；以及 根据校正后的该检测窗口信息与该第二时脉信号产生一检测窗口并且根据该检测窗口判断该第一信号是否为一突发信号。
2.根据权利要求1所述的控制方法，其特征在于，根据该第一时脉信号与该第二时脉信号校正对应于该第二时脉信号的该检测窗口信息的步骤包括: 根据该第一时脉信号计数至一第一计数值，并且同时根据该第二时脉信号持续更新一第二计数值；以及 根据该第一计数值与该第二计数值产生一窗口时脉数， 其中根据校正后的该检测窗口信息与该第二时脉信号产生该检测窗口的步骤包括: 将根据第二时脉信号计数该窗口时脉数的一时间区间设定为该检测窗口。
3.根据权利要求1所述的控制方法，其特征在于，还包括: 根据该检测窗口判断该信号串是否包括至少部分的一预设信号；以及若该信号串包括至少部分的该预设信号，启动该第一振荡器并且改变该连接器的一操作状态从一非启动状态至一启动状态。
4.根据权利要求3所述的控制方法，其特征在于，该预设信号为一唤醒信号或一重置信号。
5.根据权利要求4所述的控制方法，其特征在于，该唤醒信号包括该突发信号与一间隔信号，该重置信号包括该突发信号与一间隔信号，并且该重置信号的该间隔信号的长度大于该唤醒信号的该间隔信号的长度。
6.根据权利要求5所述的控制方法，其特征在于，该突发信号、该唤醒信号与该重置信号符合频外信号的规范。
7.根据权利要求1所述的控制方法，其特征在于，关闭该第一振荡器的步骤包括: 接收来自一存储器控制器的一指令；以及 在该存储器控制器进入一省电模式以后，根据该指令关闭该第一振荡器。
8.根据权利要求1所述的控制方法，其特征在于，判断该第一信号是否为该突发信号的步骤之前，该控制方法还包括； 判断该信号串的强度等级是否大于一预设强度； 若该信号串的强度等级大于该预设强度，根据该检测窗口判断该第一信号是否为该突发信号。
9.一种连接器，其特征在于，包括: 一第一振荡器，用以提供一第一时脉信号； 一第二振荡器，用以提供一第二时脉信号，其中该第一振荡器的一频率偏移量小于该第二振荡器的一频率偏移量； 一电力管理电路，电性连接至该第一振荡器与该第二振荡器，用以接收该第一时脉信号与该第二时脉信号，根据该第一时脉信号与该第二时脉信号校正对应于该第二时脉信号的一检测窗口信息，并且关闭该第一振荡器；以及 一确认电路，电性连接至该电力管理电路与该第二振荡器，用以接收一信号串，其中该信号串包括一第一信号， 其中，该确认电路用以根据校正后的该检测窗口信息与该第二时脉信号产生一检测窗口并且根据该检测窗口判断该第一信号是否为一突发信号。
10.根据权利要求9所述的连接器，其特征在于，该电力管理电路根据该第一时脉信号与该第二时脉信号校正对应于该第二时脉信号的该检测窗口信息的操作包括: 该电力管理电路根据该第一时脉信号计数至一第一计数值，并且同时根据该第二时脉信号持续更新一第二计数值；以及 该电力管理电路根据该第一计数值与该第二计数值产生一窗口时脉数， 上述该确认电路根据校正后的该检测窗口信息与该第二时脉信号产生该检测窗口的操作包括: 该确认电路将根据第二时脉信号计数该窗口时脉数的一时间区间设定为该检测窗口。
11.根据权利要求9所述的连接器，其特征在于，还包括: 一状态控制器，电性连接至该确认电路与该电力管理电路， 其中该确认电路还用以根据该检测窗口判断该信号串是否包括至少部分的一预设信号， 若该信号串包括至少部分的该预设信号，该电力管理电路用以启动该第一振荡器并且该状态控制器用以改变该连接器的一操作状态从一非启动状态至一启动状态。
12.根据权利要求11所述的连接器，其特征在于，该预设信号为一唤醒信号或一重置信号。
13.根据权利要求12所述的连接器，其特征在于，该唤醒信号包括该突发信号与一间隔信号，该重置信号包括该突发信号与一间隔信号，并且该重置信号的该间隔信号的长度大于该唤醒信号的该间隔信号的长度。
14.根据权利要求13所述的连接器，其特征在于，该突发信号、该唤醒信号与该重置信号符合频外信号的规范。
15.根据权利要求9所述的连接器，其特征在于，该电力管理电路关闭该第一振荡器的操作包括: 该电力管理电路接收来自一存储器控制器的一指令；以及 在该存储器控制器进入一省电模式以后，该电力管理电路根据该指令关闭该第一振荡器。
16.根据权利要求9所述的连接器，其特征在于，还包括: 一信号检测器，电性连接至该确认电路，用以接收该信号串并且判断该信号串的强度等级是否大于一预设强度， 若该信号串的强度等级大于该预设强度，该信号检测器传送该信号串至该确认电路。
17.一种存储器储存设备，其特征在于，包括:一连接器，用以电性连接至一主机系统，用以接收来自该主机系统的一信号串，其中该信号串包括一第一信号； 一可复写式非易失性存储器模组，包括多个实体抹除单元；以及 一存储器控制器，电性连接至该连接器与该可复写式非易失性存储器模组， 其中该连接器包括: 一第一振荡器，用以提供一第一时脉信号； 一第二振荡器，用以提供一第二时脉信号，其中该第一振荡器的一频率偏移量小于该第二振荡器的一频率偏移量； 一电力管理电路，电性连接至该第一振荡器与该第二振荡器，用以接收该第一时脉信号与该第二时脉信号，根据该第一时脉信号与该第二时脉信号校正对应于该第二时脉信号的一检测窗口信息，并且关闭该第一振荡器；以及 一确认电路，电性连接至该电力管理电路与该第二振荡器，用以接收该信号串，根据校正后的该检测窗口信息与该第二时脉信号产生一检测窗口，并且根据该检测窗口判断该第一信号是否为一突发信号。
18.根据权利要求17所述的存储器储存设备，其特征在于，该电力管理电路根据该第一时脉信号与该第二时脉信号校正对应于该第二时脉信号的该检测窗口信息的操作包括: 该电力管理电路根据该第一时脉信号计数至一第一计数值，并且同时根据该第二时脉信号持续更新一第二计数值；以及 该电力管理电路根据该第一计数值与该第二计数值产生一窗口时脉数， 上述该确认电路根据校正后的该检测窗口信息与该第二时脉信号产生该检测窗口的操作包括: 该确认电路将根据第二时脉信号计数该窗口时脉数的一时间区间设定为该检测窗口。
19.根据权利要求17所述的存储器储存设备，其特征在于，该连接器还包括: 一状态控制器，电性连接至该确认电路与该电力管理电路， 其中该确认电路还用以根据该检测窗口判断该信号串是否包括至少部分的一预设信号， 若该信号串包括至少部分的该预设信号，该电力管理电路用以启动该第一振荡器并且该状态控制器用以改变该连接器的一操作状态从一非启动状态至一启动状态。
20.根据权利要求19所述的存储器储存设备，其特征在于，该预设信号为一唤醒信号或一重置信号。
21.根据权利要求20所述的存储器储存设备，其特征在于，该唤醒信号包括该突发信号与一间隔信号，该重置信号包括该突发信号与一间隔信号，并且该重置信号的该间隔信号的长度大于该唤醒信号的该间隔信号的长度。
22.根据权利要求21所述的存储器储存设备，其特征在于，该突发信号、该唤醒信号与该重置信号符合频外信号的规范。
23.根据权利要求17所述的存储器储存设备，其特征在于，该电力管理电路关闭该第一振荡器的操作包括: 该电力管理电路接收来自该存储器控制器的一指令；以及在该存储器控制器进入一省电模式以后，该电力管理电路根据该指令关闭该第一振荡器。
24.根据权利要求17所述的存储器储存设备，其特征在于，该连接器还包括: 一信号检测器，电性连接至该确认电路，用以接收该信号串并且判断该信号串的强度等级是否大于一预设强度， 若该信号串的强度等 级大于该预设强度，该信号检测器传送该信号串至该确认电路。
【文档编号】G06F1/32GK103926993SQ201310016441
【公开日】2014年7月16日 申请日期:2013年1月16日 优先权日:2013年1月16日
【发明者】陈志铭, 曾明晖 申请人:群联电子股份有限公司