微电子机械系统（mems）结构和设计结构的制作方法

微电子机械系统（mems）结构和设计结构的制作方法
【专利摘要】本发明公开微电子机械系统（MEMS）结构、制造方法和设计结构。该方法包括：通过使至少在微电子机械系统（MEMS）梁之上和之下的钨材料和半导体材料两者排出以在MEMS梁之上形成上腔体结构和在MEMS梁之下形成下腔体结构，来形成MEMS梁结构。
【专利说明】微电子机械系统（MEMS)结构和设计结构

【技术领域】
[0001] 本发明涉及半导体结构和制造方法，更具体地涉及微电子机械系统(MEMS)结构、 制造方法和设计结构。

【背景技术】
[0002] 在集成电路中使用的集成电路开关可以由固态结构(例如，晶体管）或无源线 (MEMS)形成。MEMS开关由于其几乎理想的隔离及其低插入损耗（S卩，电阻）而通常被利用， 这样的隔离是在它们用于功率放大器（PA)的模式切换的无线电应用的关键要求。MEMS开 关可以用于主要是模拟和混合信号应用的各种应用中。一个这样的示例是包含为每一个广 播模式调谐的电路系统和功率放大器（PA)的蜂窝电话芯片。在芯片上的集成开关将会把 PA连接到适当的电路系统，从而不需要每个模式一个PA。
[0003] 取决于特定的应用和工程标准，MEMS结构可以有许多不同的形式。例如，MEMS 可以用悬臂结构的形式来实现。在悬臂结构中，通过施加电压，向着固定电极拉悬臂(悬 浮电极)。通过静电力将悬浮电极拉到固定电极所需的电压被称为吸合电压（pull-in voltage)，该吸合电压取决于包括悬浮电极的长度、悬浮和固定电极之间的间距或间隙、以 及作为材料及其厚度的函数的悬浮电极的弹簧常数的若干参数。可替换的MEMS结构是两 端被固定到晶片的桥。
[0004] MEMS可以使用许多不同的工具用大量的方法来制造。但是，通常，使用各方法和工 具来形成具有微米级的尺寸的小结构，其中，开关尺寸为约5微米厚、50微米宽和200微米 长。此外，从集成电路（1C)技术采用了用于制造 MEMS的许多方法（S卩，技术)。例如，几乎 所有的MEMS被构建在晶片上，并且，在通过对晶片的顶面的光刻处理图案化的薄膜材料中 实现。特别地，MEMS的制造使用三个基本的组成块：（i)在衬底上沉积薄膜材料；（ii)通过 光刻成像在膜的顶面上施加图案化掩模；以及（iii)对于掩模选择性地蚀刻膜。
[0005] 例如，在MEMS悬臂型开关中，通常使用一系列的常规光刻、蚀刻和沉积处理来制 造固定电极和悬浮电极。在一个示例中，在形成悬浮电极之前，在MEMS结构下沉积牺牲材 料(例如，硅）层，以形成腔体，形成MEMS悬浮电极，并且在MEMS结构之上沉积硅以形成腔 体。使用MEMS之上的腔体来支持帽或盖(例如，Si0 2/SiN圆顶）的形成，以密封MEMS结构。 但是，这样造成了几个缺点。例如，虽然硅是良好的牺牲材料，所以PVD硅具有差的共形性 和慢的生产能力；而CVD硅具有阻止排出（venting)的氧或其它杂质，并且也可能具有差的 粘附性。使用硅材料还可能导致底切、盖钉扎或摩擦，以及增加接触力的需要。
[0006] 因此，本领域中存在克服上述缺陷和局限性的需要。


【发明内容】

[0007] 在本发明的第一方面，一种方法，包括：通过使至少在微电子机械系统(MEMS)梁 之上和之下的钨材料和半导体材料两者排出以在MEMS梁之上形成上腔体结构和在MEMS梁 之下形成下腔体结构，来形成MEMS梁结构。
[0008] 在本发明的另一个方面，一种形成微电子机械系统(MEMS)梁的方法，包括：在衬 底上形成布线层；在衬底之上形成第一钨材料；在第一钨材料之上形成第一硅材料；在第 一硅材料之上形成MEMS梁；通过MEMS梁形成通孔，以露出第一硅材料；在MEMS梁之上和在 通孔内形成第二硅材料，以接触第一硅材料的露出部分；在第二硅材料上形成第二钨材料； 在第二鹤材料之上形成盖；在盖中形成至少一个排出孔（vent hole),露出至少第二娃材料 的一部分；使第一钨材料和第二钨材料以及第一硅材料和第二硅材料排出，以分别在MEMS 梁周围形成上腔体和下腔体；以及密封所述至少一个排出孔。
[0009] 在本发明的另一个方面，一种结构包括鹤材料在腔体内突出（extruding)的腔体 结构和通过用排出处理去除硅材料形成的凹部。
[0010] 在本发明的另一个方面，提供一种设计结构，该设计结构在用于设计、制造或测试 集成电路的机器可读存储介质中被有形地实施。该设计结构包括本发明的结构。在另外的 实施例中，一种在机器可读数据存储介质上实施的硬件描述语言（HDL)设计结构包括当在 计算机辅助设计系统中处理时产生微电子机械系统（MEMS)结构的机器可执行表示的元件， 该元件包括本发明的结构。在另外的实施例中，为了产生微电子机械系统(MEMS)结构的功 能设计模型，提供一种计算机辅助设计系统中的方法。所述方法包括产生微电子机械系统 (MEMS)结构的结构元件的功能表示。
[0011] 更具体地，在本发明的实施例中，在用于产生MEMS结构的功能设计模型的计算机 辅助设计系统中提供一种方法，该方法在有形可读介质上被实施，并且当在计算装置上执 行时产生下述功能表示：具有从其延伸通过的至少一个通孔的MEMS梁；在MEMS梁之下的 分层结构，该分层结构包括在下面形成有硅材料层的钨材料层；在MEMS梁之上的分层结 构，该分层结构包括在与MEMS梁之下的硅材料接触的所述至少一个通孔内的硅材料层和 在其上的钨材料；在MEMS梁之上的分层结构之上形成的盖；以及通过用盖中的至少一个排 出孔将分层结构排出而形成的下腔体和上腔体。

【专利附图】

【附图说明】
[0012] 在下面的参照通过本发明的示例性实施例的非限制性示例说明的多个附图的详 细描述中描述本发明。
[0013] 图1至5示出根据本发明的各方面的结构和相应的处理步骤；
[0014] 图6示出根据本发明的附加方面的结构和相应的处理步骤；
[0015] 图7示出根据本发明的附加方面的结构和相应的处理步骤；
[0016] 图8示出根据本发明的附加方面的结构和相应的处理步骤；
[0017] 图9a至9c示出根据本发明的各方面中的任何一个方面的结构；以及
[0018] 图10是用于半导体设计、制造和/或测试的设计处理的流程图。

【具体实施方式】
[0019] 本发明涉及半导体结构和制造方法，更具体地涉及微电子机械系统(MEMS)结构、 制造方法和设计结构。更具体地，在实施例中，本发明涉及使用混合钨和硅腔体层制造的 MEMS结构，其中，钨层和硅层在分开的步骤中被形成。存在具有类似于硅的性质的也可以与 钨一起使用的其它半导体材料，例如Ge。因此，本领域的普通技术人员应该理解，在整个本 发明中，对于Si可以更换这样的其它半导体材料。
[0020] 有利地，使用钨提供更加平面的MEMS盖技术，例如，平面MEMS腔体形成。平面的 MEMS腔体将减少制造问题，包括例如由于电介质开裂引起的焦点变异性和封装可靠性的光 刻深度。钨和硅材料的组合可以减少或消除盖钉扎或摩擦以及增加接触力的需要。
[0021] 已经发现，对于形成腔体结构，仅仅使用钨材料具有几个缺点。例如，已经发现， 仅仅使用钨导致很多问题，例如，钨粘附性、由于CVD钨的超高拉伸应力而导致的高晶片弓 曲、以及使用XeF 2的排出问题。更具体地，除了其它问题外，已经发现：
[0022] -由于在下面的材料上缺乏粘附性而导致钨化学气相沉积（CVD)工艺失败；
[0023] _由于商应力和晶片弓曲或弯曲，具有约2. 5 μ m的厚度的CVD鹤将在晶片边缘处 剥尚；
[0024] -在没有同时排出的其它材料的帮助，钨不能使用XeF2排出；
[0025] -钨材料需要密集的排出孔间距以便排出，即，由于在3μπι量级上的短横向XeF2 路径，导致需要间距小的排出孔，例如，每6 μ m的排出孔；以及
[0026] -任何种类(钨或氧化物化学）的化学机械抛光（CMP)工艺氧化钨表面，从而不可 能在XeF2排出期间去除它。
[0027] 本发明通过开发与使用其他材料(例如，硅)用于牺牲腔体相比导致MEMS装置的等 同电容和可靠性的牺牲腔体钨工艺成功地克服了上面发现的问题。例如，在实施例中，本发 明避免了对于CMP钨的需要，并且消除了密集地放置排出孔的需要。通过避免对于钨的CMP 工艺，钨不会氧化，由此，可以利用硅材料使钨材料排出。
[0028] 另外，本发明可以通过使用钨材料的顶层或者将不会形成接缝的薄薄地沉积的硅 材料的顶层提供没有或者具有最少形貌或腔体残差的基于硅和钨的MEMS腔体。本发明还 提供如下优点：
[0029]-提供平面和非平面盖的能力；
[0030] -避免硅的底切和材料的起皱（1 i f t i ng )的结构(例如，提高对下层材料的粘附 性）；
[0031] -在腔体边缘处的非底切的反应离子蚀刻（RIE)轮廓；
[0032] -被设计为在钨排出期间提供硅的持续存在以确保可以使钨材料被适当地排出的 布局；
[0033] -提供在处理期间MEMS梁的横向移动来最少化或减少盖钉扎；
[0034]-消除不可接受的晶片弓曲；以及/或者
[0035] -通过使用等离子体气相沉积（PVD)工艺形成的钨的阻挡层来消除对于约3 μ m和 更少的钨沉积的剥离。
[0036] 在实施例中，本发明的工艺包括包含硅和钨的分层牺牲腔体结构的不同组合。在 更加具体的示例中，本发明涉及用第一层硅来形成MEMS腔体(例如，上腔体)的MEMS结构和 方法，钨层被形成在第一层硅上，并且，在实施例中，第二层硅被形成在钨层上。然后，可以 通过排出处理来去除这些材料，例如，通过排出孔使第一层硅和第二层硅和钨层排出。
[0037] 在实施例中，在使硅排出的同时持续地使钨层排出，由此，确保在形成的腔体结构 中没有残余的钨(或者，不显著量的钨)留下。可以在相同的处理步骤(例如，XeFji刻处理） 中进行各硅层和(一个或多个）钨层的去除。在实施例中，钨材料有利地提供用于硅的间隙 填充以及本文中描述的其它优点。另一方面，硅材料提供块材料填充在腔体结构中。应该 理解，虽然针对CVD钨工艺讨论了本发明，但是，考虑使用CVD或ALD沉积工艺的其它材料 应该在例如用XeF2蚀刻剂化学排出时产生挥发性氟，通过本发明也会设想到这些材料。
[0038] 图1示出根据本发明的各方面的结构和相关的处理步骤。例如，该结构包括衬底 10。在实施例中，衬底10可以是装置的任何层。在实施例中，衬底10是被涂有氧化物或其 它绝缘体材料的硅晶片或本领域的技术人员已知的任何衬底。如本领域的技术人员应该知 道的，衬底10可以在SOI晶片或BULK (块体)实施方式被实现，或者可以是诸如蓝宝石或石 英玻璃的绝缘衬底。可以基于半导体装置的期望的最终使用应用来选择SOI晶片或BULK实 施方式的组成材料。例如，绝缘层(例如，BOX)可以由诸如Si0 2的氧化物构成。此外，有源 半导体层可以由各种半导体材料(例如，Si、SiGe、SiC、SiGeC等）构成。SOI晶片可以使用 本领域的技术人员公知的技术来制造。例如，可以通过包括但不限于氧注入(例如，SIM0X)、 晶片接合等的传统工艺来形成SOI晶片。
[0039] 在衬底10中设置互连件12。例如，互连件12可以是在传统形成的通孔中形成的 钨或铜螺柱（stud)。例如，互连件12可以使用本领域的技术人员已知的用于形成螺柱的任 何传统光刻、蚀刻和沉积工艺来形成。
[0040] 仍参照图1，使用传统的沉积和图案化工艺，在衬底10上形成布线层，以形成多个 导线14。例如，可以在衬底上将布线层沉积到约0.25微米的深度；但是，通过本发明能够设 想到其它尺寸。此后，布线层被图案化以形成导线14。导线14a中的至少一个与互连件12 接触(直接电接触)。在实施例中，导线14可以由铝形成，但是，通过本发明也会设想到其它 的布线材料。例如，除了其它布线材料，导线14可以是难熔金属，例如， W或AlCu、AlCuSi或Cu、CuMn。在实施例中，导线14可以被Ti包覆，并且用抗反射层TiN 覆盖，例如Ti/Al/Ti/TiN，或者用Ta或TaN包覆。在多个导线14和衬底10的露出部分上 形成光学绝缘体材料16。在实施例中，绝缘体材料16是被沉积为约50nm的氧化物，但是， 通过本发明也会设想到其它的尺寸。
[0041] 在图2中，可以在用来形成下腔体结构的绝缘体材料上沉积牺牲材料18。在实施 例中，牺牲材料18是使用传统的光刻、反应离子蚀刻（RIE)和CMP步骤图案化的钨材料18a 和硅材料18b的组合。在实施例中，牺牲材料18可以被沉积到约0. 1至10 μ m的高度，其 由MEMS间隙要求确定。
[0042] 在更加特定的实施例中，牺牲材料18是硅和钨的组合，随后，其可以使用例如XeF2 气体被选择性地去除，以形成绝缘体材料16或导线14 (如果不存在绝缘体材料16)。在实 施例中，牺牲材料18包括下钨材料18a和上硅材料18b。在实施例中，可以使用物理气相沉 积（PVD)工艺和化学气相沉积（CVD)工艺的组合来将钨材料18a沉积到约0. 3 μ m的深度； 但是，通过本发明会设想到其它的深度。可以使用CVD工艺将上硅材料18b沉积到约2 μ m 的深度，但是通过本发明会设想到其它的深度。在实施例中，硅材料18b可以进行具有清洁 剂的化学机械抛光（CMP )。
[0043] 可以使用本领域的技术人员已知的传统的光刻和反应离子蚀刻（RIE)步骤来对下 钨材料18a和上硅材料18b进行图案化。此外，如任何实施例中一样，本领域的技术人员应 该理解，在结构的任何水平（level)处在钨材料和硅材料(例如，钨材料18a和硅材料18b) 之间的界面处没有氧化(氧化物)材料。可以使用气相或湿法化学工艺来利用可选的钨氧化 物去除清洁剂(例如，HF或CrP酸)，以在硅沉积之前去除钨氧化物。可以在非原位或原位 执行该钨氧化物去除处理。将会在最后的钨和第一硅沉积之间执行原位清洁，而不破坏沉 积工具中的真空。
[0044] 仍参照图2,在牺牲材料18上沉积绝缘体材料(例如，氧化物)20。例如，该沉积可 以是传统的共形沉积工艺，例如，化学气相沉积（CVD)，将绝缘体材料20沉积到约2. 3 μ m至 约3. 3 μ m的深度，但是，通过本发明也会设想到其它的深度。可以使用CMP工艺来对绝缘 体材料20进行抛光(例如，平坦化)，以用牺牲材料18来实现平表面。
[0045] 在实施例中，绝缘体材料20可以进行反向蚀刻(逆大马士革工艺)。更具体地，可 以在绝缘体材料20上沉积抗蚀剂，对抗蚀剂图案化以形成开口，其中，抗蚀剂边缘与下面 的牺牲材料18的边缘交叠。也就是说，抗蚀剂将稍微遮掩下面的牺牲材料18,得到图案化 的牺牲材料18的反向图像（reverse image)。绝缘体材料20然后利用下面的牺牲材料18 被平坦化，例如，变成平面或近似平面(例如，平坦或平的表面)。也就是说，在实施例中，绝 缘体材料20可以被蚀刻到下面的牺牲材料18。该平坦化工艺将也使下面的牺牲材料18平 坦化。例如，平坦化工艺可以是CMP工艺。
[0046] 仍参照图2,在可选的实施例中，一个或多个沟槽22可以被形成在布线14之上的 牺牲材料18中。在实施例中，沟槽22可以为用来形成用于MEMS梁的缓冲器（bumper)阵列 的恒定的或变化的深度，其根据MEMS梁上的位置被调整尺寸和成形，例如，沟槽的深度可 以向着MEMS悬臂梁的末端(或者，可替换地，在致动期间被最初吸合的梁结构(无论是悬臂 梁还是桥梁）的减小区域）增大。在实施例中，沟槽的阵列被构造为在致动器电极上存在电 压时在MEMS梁和致动器电极之间提供预定量的物理间距(例如，50nm);或者，它们被定位为 使得接地和直流偏置的致动器绝不物理接触。缓冲器阵列（由沟槽形成）也可以防止MEMS 梁粘滞。
[0047] 在实施例中，较深的沟槽可以被形成在末端或中间部分处(例如，MEMS梁的初始吸 合)，并且，例如，可以被形成为约0. 3 μ m的深度；但是，根据设计参数，更具体地根据牺牲 材料18的高度，通过本发明会设想到其它的尺寸。例如，深度可以在约1〇〇〇 A到5000 A 的范围内。在露出的表面上，例如，在牺牲材料18、绝缘体材料20上和沟槽22中执行电容 器氧化物沉积，以形成衬里（liner)24。使用传统的光刻和蚀刻工艺，可以在绝缘体材料20 中形成到下面的导线14a的通孔26。
[0048] 在图3中，在牺牲材料18 (例如，硅材料18b)和绝缘体层20上沉积电介质材料 28。在实施例中，电介质材料28形成MEMS电容器介质的部分或全部。电介质材料28,例 如，氧化物，可以被沉积到约80nm的高度；但是，通过本发明会设想到其它的尺寸。可以在 绝缘体层20和28中形成到下面的导线14a的通孔30。如本领域已知的，可以使用传统的 光刻、蚀刻和清洁处理来形成通孔30。在实施例中，应该在腔体区域之外使用通孔30,因为 如果它被放置在硅腔体内部，则用来制造它的氧化物刻蚀将会被层18阻挡。
[0049] 随后的金属层32在绝缘体材料28上和在通孔30内形成并被图案化。金属层32 将与导线（电极）14a接触。在实施例中，使用金属层32来形成MEMS梁下电极。在实施例 中，除了其它的材料，金属层32可以是TiN、TiN或W、Ru、Pt、Ir。该电极和其他电极和/ 或导线的厚度可以根据特定的设计参数改变。例如，Ti/AlCu/Ti/TiN层可以分别以10nm、 5000nm、10nm和32nm厚度使用，其将在400°C退火后在AlCu之下和之上形成TiAl 3。可替换 地，金属层32可以由诸如Au的贵金属或者诸如W或Ta的难烙金属形成，或者，没有Ti-AlCu 界面，例如 Ti/TiN/AlCu/TiN。
[0050] 仍参照图3,绝缘体材料34被共形地沉积在金属层32之上。在实施例中，绝缘体 材料34是使用本文中讨论的方法中的任何方法沉积的氧化物。在实施例中，根据梁弹簧常 数和氧化物与金属厚度比要求，绝缘体材料34被沉积到约0. 5 μ m至5 μ m的高度。在实施 例中，在绝缘体材料34中形成通孔36,以露出下面的金属层32的部分。
[0051] 上电极(金属层)38在绝缘体材料34之上被形成和图案化，并且，也被沉积在通孔 36内，以接触下电极(金属层)32。在实施例中，上电极38由与下电极32相同的材料形成。 例如，在一个示例性实施例中，电极32和38由Ti/AlCu/Ti/TiN构成。电极32和38的金属 体积应该优选地相同或基本上相同，以便平衡装置的总体积和应力，由此，不会在MEMS结 构的梁上施加过分的应力，如美国专利申请No. 12/974,854中所述，该美国专利申请的内 容全部以引用的方式并入本文。
[0052] 仍参照图3,在上电极38和绝缘体材料34的露出部分上沉积可选的绝缘体材料 40。在实施例中，绝缘体材料40被沉积到约80nm的厚度，但是，通过本发明也会设想到其 它的尺寸。为了平衡MEMS梁，在MEMS梁之上的绝缘体材料40应该与MEMS梁之下的绝缘 体材料28的厚度基本上相同。通过使用已知的光刻和蚀刻工艺用材料图案化和蚀刻，形成 通过绝缘体材料28、34和40以及电极32和38到下面的硅层18a的腔体通孔42。在实施 例中，任何不需要的氧化物，例如，通过将层18b露出于空气形成的自然氧化物，可以在随 后的材料沉积之前使用例如HF酸被清洁。
[0053] 在图4中，根据本发明的各方面形成MEMS装置的上腔体。具体地，在绝缘体材料 40上和在通孔42内沉积硅材料18b'，其接触硅材料18b。在实施例中，硅材料18b'被沉积 到约3 μ m的厚度，但是，通过本发明会设想到其它的尺寸。在实施例，硅沉积工艺是共形工 艺，留下轻微的凹部。硅材料18b'可以使用例如稀释的HF来进行清洁处理。
[0054] 在硅材料18b'上沉积钨材料18a'。在实施例中，例如，使用PVD工艺，然后，使用 在约395°C的CVD工艺，可以将钨材料18a'沉积到约70nm的厚度。在实施例中，CVD工艺 将钨沉积到约0. 45 μ m的厚度，但是，通过本发明会设想到其它的尺寸。此外，如图4所示， 钨将填充通过硅材料18b'的共形沉积工艺形成的凹部(接缝)。可以在PVD和CVD钨沉积 之间执行使用例如HF的可选的表面清洁剂，以从PVD钨的表面去除钨氧化物。
[0055] 使用例如PVD工艺，在钨材料18a'上沉积硅材料18b"的层。在实施例中，PVD工 艺将硅材料18b"沉积到约2μπι的厚度；但是，通过本发明也会设想到其它的厚度。在实 施例中，硅材料18b"可以被平坦化(例如，使用CMP)并且被清洁，以去除任何CMP的浆渣 (slurry residue)(例如，DHF处理)。鹤材料18a'应该不被露出于可选的娃CMP工艺，以 避免氧化钨表面。硅材料18b'和18b"应该优选地被沉积到在任何钨材料的排出期间硅材 料保持的这样的厚度，以确保在腔体形成期间钨材料完全或基本上完全被去除。此外，如任 何实施例中一样，在结构的任何水平处，在钨材料和硅材料(例如，硅材料18b'和18b"）之 间的界面，钨材料18a'无氧化物。
[0056] 如图4中进一步示出的，层18a'、18b'和18b"可以使用本领域的技术人员已知的 传统的光刻和蚀刻工艺来被图案化。绝缘体(氧化物)材料44可以被沉积在硅材料18b"和 任何露出的绝缘体材料34上，以形成盖。如任何实施例中一样，使用本发明的钨填充工艺， 盖形貌可以有10倍的减小或消除。在实施例中，绝缘体材料44可以被沉积到约5 μ m或更 大的厚度，并且，可以使用任何传统的CVD工艺来沉积。绝缘体材料44可以被平坦化、部分 地平坦化或者保持不平坦化。
[0057] 在实施例中，排出孔46在盖44中被图案化和开口，露出下面的硅材料18b"的一 部分，并且，在实施例中，露出钨材料18a'的部分。在实施例中，不管排出孔46是否露出 钨材料18a'，为了排出，硅材料18b"都应该被露出。应该理解，可以在盖44中形成多于一 个的排出孔46。可以使用本领域的技术人员已知的传统的光刻和蚀刻工艺来形成排出孔 46。排出孔46的宽度和高度确定应该在排出之后沉积以夹断（pinch off)排出孔的材料 的量。一般地，应该被沉积以夹断排出孔46的材料的量随着排出孔宽度减小而减少，并且， 随着作为排出孔高宽比的排出孔纵横比增大而减少。在实施例中，3 μ m厚的预通风盖将具 有Ιμπι排出孔直径，并且，排出孔将是圆形、八角形或正方形。排出孔46可以在几个位置 处被形成到娃材料18b"的部分(露出部分)。例如，排出孔46可以相隔多于6 μ m。
[0058] 在图5中，通过排出孔46,牺牲层18a、18b、18b'、18b"、18a'被排空或剥离。在实 施例中，在排气以去除自然氧化物之前，可以使用HF溶液来清洁结构，特别是露出的下面 的牺牲层18b"。在实施例中，可以通过排出孔46使用蚀刻剂化学来执行剥离(例如，排空)， 其中，钨材料与硅材料同时被排空。蚀刻将会剥离形成上腔体或腔室48a和下腔体或腔室 48b以及连接通孔48c的全部材料(硅和钨)，并且，对包括Si0 2的任何其他材料具有选择 性。在实施例中，在硅材料之前，钨材料的全部或基本全部被去除或排空。
[0059] 如图5中进一步示出的，排出孔46可以用诸如电介质或金属的材料50密封。可 选的层52被沉积，以提供不透气的密封。例如，层50和52可以是5微米的PECVD Si02膜 和500nm PECVD硅氮化物膜或者其他的已知用来在材料50上提供不透气的密封的膜。
[0060] 图6示出根据本发明的各方面的替代的结构和相应的处理步骤。特别地，在图6中 示出的实施例中，结构100在通过硅材料18b'的沉积工艺形成的凹部(接缝)中包括钨材料 18a"。在实施例中，使用传统的共形沉积工艺(例如，CVD)，硅材料18b'被沉积到约2. 8μπι 的厚度。然后，可选地，对硅材料18b'进行平坦化，以减少随后的钨深度。平坦化处理可以 是，例如，CMP，将硅材料18b'减少约0. 7μπι;但是，根据上腔体的尺寸，通过本发明也会设 想到其它的尺寸。硅材料18b'可以进行清洁(例如，刷清洁)和HF或其它的酸清洁步骤，以 去除CMP残渣和自然氧化物。
[0061] 电介质层101被沉积和图案化，使得只有腔体通孔42之上的开口被露出，并且， 电介质层(例如，基于氧化物的材料)101随后被蚀刻，并且，如本领域已知的，去除图案化抗 蚀剂。使用低应力CVD钨沉积，可以在凹部(接缝）内选择性地沉积钨材料18a"。在实施例 中，可以使用低应力CVD钨沉积来将钨材料18a"沉积到约2μπι的厚度，但是，根据上腔体 的尺寸，通过本发明也会设想到其它的尺寸。可选的PVD钨层，例如，70nm，可以在沉积电介 质101之前被沉积，以辅助选择性的CVD钨沉积工艺。
[0062] 如图6中进一步示出的，层18b'可以使用本领域的技术人员已知的传统的光刻和 蚀刻工艺来被图案化。绝缘体(氧化物)材料44可以被沉积在硅材料18b"和任何露出的绝 缘体材料34上，以形成盖。绝缘体材料44可以被平坦化、部分地平坦化或者保持不平坦化。 在实施例中，绝缘体材料44可以被沉积到约5 μ m或更大的厚度，并且，可以使用任何传统 的CVD工艺来沉积。排出孔46在盖44中被图案化和开口，从而露出下面的硅材料18b'的 一部分。如任何实施例中一样，可以在盖44中形成多于一个的排出孔46。排出孔46可以 是圆形或近似圆形或者本文中已经描述的其它的形状和尺寸。
[0063] 然后，通过用排出孔46对牺牲层18a、18b、18b'、18a"进行排空来继续本工艺。在 实施例中，在排气以去除自然氧化物之前，可以使用HF溶液来清洁结构，特别是露出的下 面的牺牲层18b'。在实施例中，可以通过排出孔46使用乂逆 2蚀刻剂化学来执行剥离(例如， 排空)，其中，钨材料与硅材料同时被排空。蚀刻将会剥离形成上腔体或腔室48a和下腔体 或腔室48b以及连接通孔48c的全部材料(硅和钨)，并且，对包括Si0 2的任何其他材料具有 选择性。在实施例中，在硅材料之前，钨材料的全部或基本全部被去除或排空。如上所述， 排出孔46可以用材料50和52密封，得到图5中的结构。
[0064] 图7示出根据本发明的各方面的替代的结构和相应的处理步骤。特别地，在图7中 示出的实施例中，结构1〇〇'包括在凹部(接缝）中和在硅材料18b'之上沉积钨材料18a"'。 在实施例中，使用传统的共形沉积工艺(例如，PVD)，在通孔36和42中沉积硅材料18b'，然 后，对其进行清洁，如本文中已经描述的。使用PVD钨工艺，然后使用CVD钨工艺，在硅材料 18b'上沉积钨材料18a"'。在实施例中，可以将钨沉积到约1.5μπι的厚度，但是，根据上腔 体的尺寸，通过本发明也会设想到其它的尺寸。然后，钨材料18a"'被图案化和或蚀刻，从 而在腔体通孔42上留下钨。
[0065] 如图7中进一步示出的，绝缘体(氧化物)材料44可以被沉积在钨材料18a"'以及 任何露出的绝缘体材料34和硅材料18b'上，以形成本文中已经描述的盖。例如，在实施例 中，绝缘体材料44可以被沉积到约5 μ m或更大的厚度，并且，可以使用任何传统的CVD工 艺来沉积。排出孔46在盖44中被图案化和开口，从而露出下面的娃材料18b'的一部分。 在实施例中，另一排出孔46'在盖44中被图案化和开口，从而露出下面的钨材料18a"'的 一部分。以这样的方式，为了排出，娃材料18b'和鹤材料18a"'都被露出。如任何实施例 中一样，可以在盖44中形成多于一个的排出孔46 (46'）。
[0066] 然后，通过用排出孔46、46'对牺牲层18a、18b、18b'和18a"'进行排空来继续本 工艺。在实施例中，在排气以去除自然氧化物之前，可以使用HF溶液来清洁结构，特别是露 出的下面的牺牲层18b'。在实施例中，可以通过排出孔46、46'使用乂逆 2蚀刻剂化学来执 行剥离(例如，排空)，其中，钨材料与硅材料同时被排空。蚀刻将会剥离形成上腔体或腔室 48a和下腔体或腔室48b以及连接通孔48c的全部材料(硅和钨)，并且，对包括Si0 2的任何 其他材料具有选择性，如参照图5描述的。在实施例中，在硅材料之前，钨材料的全部或基 本全部被去除或排空。如上所述，排出孔46可以用材料50和52密封，如图5所示。
[0067] 图8示出根据本发明的各方面的替代的结构和相应的处理步骤。特别地，在图8中 示出的实施例中，结构1〇〇"包括在凹部(接缝）中和在硅材料18b'之上沉积钨材料18a""。 在实施例中，使用传统的共形沉积工艺(例如，CVD)将硅材料18b'沉积在通孔36和42内， 并且，对硅材料18b'进行如本文中已经描述的平坦化和清洁处理，例如，刷清洁和HF或酸 清洁。使用PVD钨工艺，然后使用CVD钨工艺，在硅材料18b'上沉积钨材料18a""。在实施 例中，可以将钨沉积到约2. 5μπι的厚度，但是，根据上腔体的尺寸，通过本发明也会设想到 其它的尺寸。硅材料可以进行CMP工艺，以从表面去除材料，例如，去除任何氧化铝。例如 硅材料18b'和钨材料18a""的材料的表面可以通过可选的清洁来进行HF或酸清洁。
[0068] 如图8中进一步示出的，下面的硅材料18b'可以可选地延伸超出钨材料18a""的 至少一个边缘。由于选择性的沉积工艺或者传统的图案化工艺而导致可能会这样。在任何 情形中，绝缘体(氧化物)材料44可以被沉积在钨材料18a""以及任何露出的绝缘体材料34 和硅材料18b'上，以形成本文中已经描述的盖。例如，绝缘体层44可以被沉积到约5 μ m 或更大的厚度，并且，可以使用任何传统的CVD工艺来沉积。排出孔46在盖44中被图案化 和开口，从而露出下面的硅材料18b'的一部分。在附加的或者可替换的实施例中，排出孔 46"可以在盖44中被开口，并且，通过钨材料18a""直到下面的硅材料18b'。在该可替换 的实施例中，下面的硅材料18b'不必延伸超出钨材料18a""的边缘。在任何实施例中，不 管排出孔46、46"是否露出钨材料18a""，为了排出，硅材料18b"都应该被露出。如任何实 施例中一样，可以在盖44中形成多于一个的排出孔。排出孔46、46"可以是圆形或近似圆 形或者本文中已经描述的其它的形状和尺寸。
[0069] 然后，通过用排出孔46、46"对牺牲层18a、18b、18b'和18a""进行排空来继续本 工艺。在实施例中，在排气以去除自然氧化物之前，可以使用HF溶液来清洁结构，特别是露 出的下面的牺牲层18b'。在实施例中，可以通过排出孔46、46"使用乂逆 2蚀刻剂化学来执 行剥离(例如，排空)，其中，钨材料与硅材料的排出同时被排空。蚀刻将会剥离形成上腔体 或腔室48a和下腔体或腔室48b以及连接通孔48c的全部材料(硅和钨)，并且，对包括Si0 2 的任何其他材料具有选择性，如参照图5示出和描述的。在实施例中，在硅材料的全部被去 除之前，钨材料的全部或基本全部被去除或排空。如上所述，排出孔46可以用材料50和52 密封，如参照图5示出和描述的。可以使用上述的组合的混合硅和钨腔体处理来在MEMS梁 之下、之上或者之上和之下都形成腔体。
[0070] 图9a至9c示出根据本发明的各方面中的任何一个方面的结构。更具体地，图9a 示出下硅层1000、中间钨层1002、上硅层1004和光致抗蚀剂层1006。由于在基于SF6的反 应离子蚀刻（RIE)处理期间的蚀刻选择性差，硅层1000和1002在后腔体图案化RIE处理 期间比钨层1004底切得更多。该底切差在图9b中被示出。图9c示出通过对表现出图9b 中示出的RIE底切差的钨材料和硅材料(例如，Si、W和Si)进行排出形成的腔体200。如本 领域的技术人员应该理解的，腔体可以是MEMS梁结构的上腔体或下腔体。如图9c所示，在 排出之后，硅材料的排出可以相对于钨材料1002形成凹部和底切210。
[0071] 本领域的技术人员应该理解，任何实施例的钨材料不经过CMP工艺。因此，将不会 在MEMS梁之上和/或之下的钨材料上形成氧化物。此外，在任何实施例中，硅材料都可以 经过CMP工艺。由于这种原因，在硅材料上形成的任何材料，例如盖材料(绝缘体44)，都可 以具有平的表面。此外，如本领域的技术人员应该理解的，在本文中描述的任何实施例中， 在紧邻之前形成的层上的任何随后形成的层将会相互直接接触。
[0072] 图10是用于半导体设计、制造和/或测试的设计处理的流程图。图10示出用于 例如半导体1C逻辑设计、模拟、测试、布局和制造的示例性设计流程900的框图。设计流程 900包括用于处理设计结构或装置以产生上述的图1至9c中示出的设计结构和/或装置的 逻辑上或另外功能上等同的表示的处理、机器和/或机构。由设计流程900处理和/或产 生的设计结构可以在机器可读传输或存储介质上实施，该机器可读传输或存储介质包括当 在数据处理系统上执行或另外处理时产生硬件组件、电路、装置或系统的逻辑上、结构上、 机械上或者另外功能上等同的表示的数据和/或指令。机器包括但不限于在1C设计过程 (例如，设计、制造或模拟电路、组件、装置或系统)中使用的任何机器。例如，机器可以包括： 光刻机、用于产生掩模的机器和/或设备(例如，电子束写入器)、用于模拟设计结构的计算 机或设备、在制造或测试过程中使用的任何设备、或者用于将设计结构的功能上等同的表 示编程到任何介质的任何机器(例如，用于对可编程门阵列进行编程的机器)。
[0073] 设计流程900可以根据正被设计的表示的类型改变。例如，用于构建专用1C (ASIC)的设计流程900不同于用于设计标准组件的设计流程900,或者不同于用于将设计 实例化到可编程阵列（例如，由Altera? Inc.或Xilinx? Inc.提供的可编程门阵列 (PGA)或现场可编程门阵列（FPGA))的设计流程900。
[0074] 图10示出包括优选地由设计过程910处理的输入设计结构920的多个这样的设 计结构。设计结构920可以是由设计过程910产生和处理的逻辑模拟设计结构，以产生硬 件装置的逻辑上等同的功能表示。设计结构920还可以或者可替换地包括在由设计过程 910处理时产生硬件装置的物理结构的功能表示的数据和/或程序指令。无论表示功能和 /或结构设计特征，设计结构920都可以使用电子计算机辅助设计（ECAD)来产生(例如，由 核心开发者/设计者实现)。当在机器可读数据传输门阵列或存储介质上编码时，设计结构 920可以在设计过程910内由一个或多个硬件和/或软件模块访问和处理，以模拟或另外功 能上表示电子组件、电路、电子或逻辑模块、设备、装置或系统，例如，图1至9c中示出的那 些。照此，设计结构920可以包括文件或其它数据结构，其包括在由设计或模拟数据处理系 统处理时功能上模拟或另外表示硬件逻辑设计的电路或其它级别的人和/或机器可读源 代码、编译结构和计算机可执行代码结构。这种数据结构可以包括硬件描述语言（HDL)设 计实体或者与较低级HDL设计语言(例如，Verilog和VHDL)和/或较高级设计语言(例如， C或C++)相符和/或兼容的其它数据结构。
[0075] 设计过程910优选地利用和合并用于合成、翻译或另外处理图1至9c中示出的组 件、电路、装置或逻辑结构的设计/模拟功能等同物的硬件和/或软件模块，以产生可以包 含诸如设计结构920的设计结构的网表980。网表980可以包括例如表示描述与集成电路 设计中的其他元件和电路的连接的导线、分立组件、逻辑门、控制电路、I/O装置、模型等的 列表的编译或另外处理的数据结构。网表980可以使用迭代过程被合成，其中，根据用于 该装置的设计规格和参数，网表980被重新合成一次或多次。与本文中描述的其它设计结 构类型一样，网表980可以被记录在机器可读数据存储介质上或者被编程到可编程门阵列 中。介质可以是非易失性介质，例如，磁或光盘驱动器、可编程门阵列、小型化闪存或其它闪 存。另外，或者，可替换地，介质可以是系统或高速缓冲存储器、缓冲空间或者导电或导光装 置和材料，其中，数据包可以通过互联网或者其它联网合适的部件被发送和立刻存储。
[0076] 设计过程910可以包括用于处理包括网表980的各种输入数据结构类型的硬件和 软件模块。例如，这种数据结构类型可以驻留在库元件930内，并且包括一组常用的元件、 电路和装置，其包括用于给定的制造技术(例如，不同的技术节点32nm、45nm、90nm等）的模 型、布局和符号表示。数据结构类型还可以包括设计规格940、表征数据950、验证数据960、 设计规则970和测试数据文件985(其可以包括输入测试模式、输出测试结果和其它测试信 息)。设计过程910还可以包括例如标准机械设计过程，例如应力分析、热分析、机械事件模 拟、用于诸如铸造、模制和模压成型等操作的过程模拟。机械设计领域的普通技术人员可以 在不脱离本发明的范围和精神的情况下认识到用于设计过程910中的可能的机械设计工 具和应用的程度。设计过程910还可以包括用于执行标准电路设计过程(例如，定时分析、 验证、设计规则检查、布局和布线操作等）的模块。
[0077] 设计过程910利用和合并逻辑和物理设计工具(例如，HDL编译器和模拟模型构建 工具)，以与描绘的支持数据结构的一些或全部一起处理设计结构920,并且与任何附加机 械设计或数据(如果适用的话）一起产生第二设计结构990。
[0078] 设计结构990以用于机械装置和结构的数据的交换的数据格式(例如，在IGES、 DXF、Parasolid XT、JT、DRG中存储的信息或者用于存储或渲染这种机械设计结构的任何其 他合适的格式)驻留在存储介质或可编程门阵列上。类似于设计结构920,设计结构990优 选地包括一个或多个文件、数据结构、或者其他的计算机编码数据或指令，其驻留在传输或 数据存储介质上并且在由ECAD系统处理时产生图1至9c中示出的本发明的一个或多个实 施例的逻辑上或另外功能上等同的形式。在一个实施例中，设计结构990可以包括编译的 可执行的HDL模拟模型，其在功能上模拟图1至9c中示出的装置。
[0079] 设计结构990还可以利用用于交换集成电路的布局数据的数据格式和/或符号数 据格式(例如，在GDSII (GDS2)、GL1、0ASIS、映象文件中存储的信息，或者用于存储这种设计 数据结构的任何其他合适的格式)。设计结构990可以包括诸如符号数据、映象文件（map file)、测试数据文件、设计内容文件、制造数据、布局参数、导线、金属的级别、通孔、形状、 用于通过制造线路由的数据、以及由制造者或者其他的设计者/开发者制造上述的图1至 9c中示出的装置或结构所需的任何其他数据的信息。然后，设计结构990可以前进到阶段 995,其中，例如，设计结构990 :前进到流片（tape-out)、被发布（release)到制造业、被发 布到掩模壳、被发送到另一个设计壳、被发送回给客户、等等。
[0080] 如上所述的方法用于制造集成电路芯片。所得到的集成电路芯片可以由制造者以 原始的晶片形式（即，作为具有多个非封装的芯片的单个晶片)、作为裸晶元（die)或者以封 装的形式分配。在后一种情况中，芯片被安装在单芯片封装(例如，塑料载体，具有被附着到 母版或其它更高级别的载体上的引线（lead))中或者在多芯片封装(例如，具有表面互连件 或掩埋互连件中的任意一个或两个的陶瓷载体）中。在任何情况中，芯片然后与其它芯片、 分离的电路元件和/或其它的信号处理装置集成，作为（a)诸如母板的中间产品或者（b)终 端产品的一部分。终端产品可以是包括集成电路芯片的任何产品，其范围为从玩具和其它 低端应用到具有显示器、键盘或其它输入装置和中央处理器的高级计算机产品。
[0081] 本发明的各种实施例的描述为了说明的目的而被呈示，但是，不意图为是穷尽的 或者限于公开的实施例。对于本领域的普通技术人员来说，在不脱离描述的实施例的范围 和精神的情况下，很多修改和变型将是清楚的。为了最好地解释实施例的原理、在市场上发 现的实际应用或对技术的技术改进，或者为了使本领域的普通技术人员能够理解本文中公 开的实施例，选择本文中使用的术语。
【权利要求】
1. 一种方法，包括：通过使至少在微电子机械系统（MEMS)梁之上和之下的钨材料和半 导体材料两者排出以在MEMS梁之上形成上腔体结构和在MEMS梁之下形成下腔体结构，来 形成MEMS梁结构。
2. 根据权利要求1所述的方法，其中，控制排出和膜厚度，以确保在半导体材料之前去 除钨材料的全部或基本全部。
3. 根据权利要求1所述的方法，其中，半导体材料是硅材料和锗材料中的一种。
4. 根据权利要求3所述的方法，其中，在MEMS梁之下的钨材料和硅材料包括在衬底上 形成鹤材料和在鹤材料之上形成娃材料。
5. 根据权利要求4所述的方法，其中，在MEMS梁之上的钨材料和硅材料包括在与MEMS 梁之下的硅材料接触的通孔内形成硅材料和在硅材料之上形成钨材料。
6. 根据权利要求5所述的方法，其中，排出包括形成排出孔以至少露出MEMS梁之上的 硅材料和执行XeF2蚀刻处理。
7. 根据权利要求6所述的方法，其中，在MEMS梁之上和之下中的至少一个的钨材料通 过物理气相沉积工艺和随后的化学气相沉积工艺来形成。
8. 根据权利要求6所述的方法，还包括在MEMS梁之上的钨材料上形成附加硅材料。
9. 根据权利要求8所述的方法，还包括： 使附加硅材料平坦化； 在平坦化的附加硅材料之上形成盖； 在盖中形成至少一个排出孔，露出附加硅材料；以及 使MEMS梁之上和之下的材料排出，以形成上腔体和下腔体。
10. 根据权利要求1所述的方法，还包括： 在MEMS梁之上形成的钨材料之上形成盖； 在盖中和通过在MEMS梁之上形成的钨材料形成至少一个排出孔，以露出在MEMS梁之 上形成的半导体材料；以及 在使在MEMS梁之上形成的钨材料排出的同时，使在MEMS梁之上形成的半导体材料排 出。
11. 根据权利要求10所述的方法，其中，通过在MEMS梁之上形成的钨材料和在MEMS梁 之上形成的钨材料上形成的另一层半导体材料中的一个上直接沉积盖，盖在其底侧上被形 成有平坦表面。
12. 根据权利要求10所述的方法，其中，形成所述至少一个排出孔是形成至少两个排 出孔，所述至少两个排出孔中的第一排出孔露出在MEMS梁之上的半导体材料，所述至少两 个排出孔中的第二排出孔露出在MEMS梁之上的钨材料。
13. 根据权利要求1所述的方法，其中，在MEMS梁之上的半导体材料中形成的接缝中形 成在MEMS梁之上的钨材料，并且，以在MEMS梁之上的半导体材料开始排出。
14. 根据权利要求1所述的方法，其中，排出在上腔体和下腔体中的至少一个中形成底 切。
15. 根据权利要求1所述的方法，其中，在MEMS梁之上和之下中的至少一个的钨材料无 氧化物。
16. -种形成微电子机械系统（MEMS)梁的方法，包括： 在衬底上形成布线层； 在衬底之上形成第一钨材料； 在第一钨材料之上形成第一硅材料； 在第一硅材料之上形成MEMS梁； 通过MEMS梁形成通孔，以露出第一硅材料； 在MEMS梁之上和在通孔内形成第二硅材料，以接触第一硅材料的露出部分； 在第二硅材料上形成第二钨材料； 在第二钨材料之上形成盖； 在盖中形成至少一个排出孔，露出至少第二娃材料的一部分； 使第一钨材料和第二钨材料以及第一硅材料和第二硅材料排出，以分别在MEMS梁周 围形成上腔体和下腔体；以及 密封所述至少一个排出孔。
17. 根据权利要求16所述的方法，还包括：在第二硅材料中形成的接缝中形成第二钨 材料，并且使第二硅材料平坦化。
18. 根据权利要求16所述的方法，还包括：在第二钨材料上形成第三硅材料，并且在第 二娃材料上直接形成盖。
19. 一种结构，包括钨材料在腔体内突出的腔体结构和通过用排出处理去除硅材料形 成的凹部。
20. -种用于产生MEMS结构的功能设计模型的计算机辅助设计系统中的方法，该方法 在有形可读介质上被实施，并且在计算装置上执行时该方法包括： 产生具有从其延伸通过的至少一个通孔的MEMS梁的功能表示； 产生在MEMS梁之下的分层结构的功能表示，该分层结构包括在下面形成有硅材料层 的鹤材料层； 产生在MEMS梁之上的分层结构的功能表示，该分层结构包括在与MEMS梁之下的硅材 料接触的所述至少一个通孔内的硅材料层和在其上的钨材料； 产生在MEMS梁之上的分层结构之上形成的盖的功能表示；以及 产生通过用盖中的至少一个排出孔将分层结构排出而形成的下腔体和上腔体的功能 表不。
【文档编号】G06F17/50GK104098065SQ201410145511
【公开日】2014年10月15日 申请日期:2014年4月11日 优先权日:2013年4月12日
【发明者】M·T·布里格哈姆, C·V·加尼斯, C·E·卢斯, J·C·马林格, W·J·墨菲, A·K·斯坦珀, E·J·怀特 申请人:国际商业机器公司