1.一种射频识别中的限幅电路，所述限幅电路适于输入第一天线信号并输出限幅后的第二天线信号，其特征在于，包括：互相级联的多级限幅支路，所述限幅支路具有第一端、第二端、第三端和第四端，所述限幅支路的第二端和第四端连接在一起，前一级限幅支路的第一端连接后一级限幅支路的第三端，前一级限幅支路的第二端连接后一级限幅支路的第四端，所述限幅支路包括：
限幅单元，连接于所述限幅支路的第三端和第四端之间；
限幅控制单元，连接于所述限幅支路的第三端和第四端之间，适于当所述第三端和第四端之间的电压大于所述限幅支路的开启电压时，控制所述限幅单元导通，以对所述第三端和第四端之间的电压限幅；
电压调节单元，连接于所述限幅支路的第一端和第三端之间，适于当所述限幅单元导通时，提高所述第一端的电压；
其中，前一级限幅支路的开启电压小于后一级限幅支路的开启电压，最后一级限幅支路的第一端作为所述限幅电路的输入端，输入所述第一天线信号，所述多级限幅支路其中一级限幅支路的第三端作为所述限幅电路的输出端，输出所述第二天线信号。
2.如权利要求1所述的限幅电路，其特征在于，所述限幅单元包括：限幅管，所述限幅管的第一端、第二端和第三端分别对应于所述限幅单元的第一端、第二端和第三端。
3.如权利要求2所述的限幅电路，其特征在于，所述限幅管为第一NMOS晶体管，所述第一NMOS晶体管的栅极、漏极和源极分别对应于所述限幅单元的第一端、第二端和第三端。
4.如权利要求1所述的限幅电路，其特征在于，所述电压调节单元包括：第一电阻，所述第一电阻串联在所述限幅支路的第一端和第三端之间。
5.如权利要求1所述的限幅电路，其特征在于，所述限幅控制单元包括：负载、第二电阻、第三电阻和第一PMOS晶体管，其中，
所述第二电阻的第一端和所述第一PMOS晶体管的源极连接所述限幅支路 的第三端，所述第二电阻的第二端连接所述负载的第一端和所述第一PMOS晶体管的栅极；
所述第一PMOS晶体管的漏极连接所述第三电阻的第一端；
所述负载的第二端和所述第三电阻的第二端连接所述限幅支路的第三端和第四端。
6.如权利要求5所述的限幅电路，其特征在于，在不同的限幅支路中，所述限幅单元中的负载具有不同的跨导。
7.如权利要求5所述的限幅电路，其特征在于，所述负载包括：
固定负载单元，所述固定负载单元具有预设的固定跨导。
8.如权利要求7所述的限幅电路，其特征在于，所述固定负载单元包括一个或多个串联的负载电路，所述负载电路包括：第二NMOS晶体管；
所述第二NMOS晶体管的栅极连接所述第二NMOS晶体管的漏极，并对应于所述负载电路的第一端，所述第二NMOS晶体管的源极对应于所述负载电路的第二端。
9.如权利要求7或8所述的限幅电路，其特征在于，所述负载还包括：可控负载单元，与所述固定负载单元串联，所述固定负载单元具有由控制信号控制的可变跨导。
10.如权利要求9所述的限幅电路，其特征在于，所述可控负载单元包括：第二PMOS晶体管和第三NMOS晶体管，其中，
所述第二PMOS晶体管的栅极输入所述控制信号，所述第二PMOS晶体管的源极连接所述第三NMOS晶体管的栅极和漏极，所述第二PMOS晶体管的漏极连接所述第三NMOS晶体管的源极。
11.如权利要求8所述的限幅电路，其特征在于，所述限幅支路的数量为两级，分别为第一限幅支路和第二限幅支路，其中，
在所述第一限幅支路中，所述固定负载单元包括一个所述负载电路；
在所述第二限幅支路中，所述固定负载单元包括两个串联的所述负载电路。
12.如权利要求8所述的限幅电路，其特征在于，所述限幅支路的数量为三级，分别为第一限幅支路、第二限幅支路和第三限幅支路，其中，
在所述第一限幅支路中，所述固定负载单元包括一个所述负载电路；
在所述第二限幅支路中，所述固定负载单元包括两个串联的所述负载电路；
在所述第三限幅支路中，所述固定负载单元包括三个串联的所述负载电路。
13.如权利要求1所述的限幅电路，其特征在于，所述限幅支路还包括：电容，适于保护所述限幅单元，所述电容的第一端和第二端分别连接所述限幅支路的第三端和第四端。
14.一种射频识别标签，其特征在于，包括权利要求1-13任一项所述的限幅电路。