主机设备及扩充装置的制作方法

本申请基于并且要求于2014年7月15日递交的日本专利申请第2014-145393号及2015年1月19日递交的日本专利申请第2015-008003号的优先权；其全部内容通过引用并入在此。

技术领域

本文中描述的实施例一般涉及主机设备及扩充装置。

背景技术：

随着半导体集成电路变得更精细，需要降低主机设备及存储器装置的电源电压及信号电压。因此，在其中广泛使用适用于高电压操作的主机设备及存储器装置的情况下，如果流通(circulate)适用于低电压操作的主机设备及存储器装置，则它们可混合使用。

引文清单

专利文献

[PTL 1]国际公开第WO2006/057340号。

附图说明

图1是示出根据第一实施例的主机设备及存储器装置的初始化开始操作的框图；

图2是示出根据第一实施例的存储器装置的示例配置的框图；

图3(a)是示出传输到根据第一实施例的存储器装置的时钟及命令的信号波形的时序图，并且图3(b)是示出根据第一实施例的存储器装置的在上升时的电源电压的波形的图，以及图3(c)是示出当根据第一实施例的存储器装置接收低电压时钟时DAT[03]的波形的图；

图4是示出根据第一实施例的主机设备传输的用于LVS SD卡的CMD8的内容的图；

图5是示出根据第一实施例的主机设备的初始化序列的流程图；

图6是示出根据第一实施例的存储器装置的初始化序列的流程图；

图7是示出根据第一实施例的存储器装置的初始化序列的流程图；

图8是示出根据第一实施例的主机设备的信号电压的范围的图；

图9是示出根据第一实施例的主机设备与存储器装置之间的兼容性的图；

图10是示出根据第一实施例的存储器装置的另一个示例配置的框图；

图11是示出根据第二实施例的主机设备及存储器装置的初始化开始操作的框图；

图12是示出根据第二实施例的主机设备传输的用于1.8V电源LVS SD卡的CMD8的内容的图；

图13是示出根据第二实施例的存储器装置的示例配置的框图；

图14是示出根据第二实施例的主机设备与存储器装置之间的兼容性的图；

图15是示出当根据第三实施例的主机设备及扩充装置都不适用于LVS时它们的初始化开始操作的框图；

图16是示出当根据第三实施例的扩充装置适用于LVS时根据第三实施例的主机设备及扩充装置的初始化开始操作的框图；

图17是示出当根据第三实施例的主机设备适用于LVS时根据第三实施例的主机设备及扩充装置的初始化开始操作的框图；

图18是示出当根据第三实施例的主机设备及扩充装置两者都适用于LVS时它们的初始化开始操作的框图；

图19是示出在图18的主机设备及扩充装置的初始化开始操作处的电源电压、时钟及数据的波形的时序图；

图20是示出根据第三实施例的扩充装置的示例配置的框图；

图21是示出图20的扩充装置的前级(front stage)的具体示例的框图；

图22是示出当主机设备适用于LVS时在初始化开始操作处图21的扩充装置的部分的电压波形的时序图；

图23是示出当主机设备不适用于LVS时在初始化开始操作处图21的扩充装置的部分的电压波形的时序图；及

图24是示出在根据第四实施例的主机设备及扩充装置的初始化开始操作处的电源电压及时钟的波形的时序图；

图25是示出根据第五实施例的存储器装置的示例配置的框图。

具体实施方式

一般来说，根据一个实施例，扩充装置包括时钟幅度(swing)检测部件(unit)、命令接收部件及响应产生部件。该时钟幅度检测部件在初始化开始之前检测基于低于第一信号电压的第二信号电压设定的时钟幅度。命令接收部件接收并入有参数的命令，该参数可指示正在使用该第一信号电压及该第二信号电压中的哪个信号电压。响应产生部件基于时钟幅度响应于该命令。

将在下文参考附图详细描述根据实施例的主机设备及扩充装置。前述扩充装置是指可通过连接至主机设备的槽而在外部向主机设备添加功能的装置。功能外部添加可为主机设备并不具有的功能的添加或主机设备具有的功能的加强。该扩充装置可通过连接至主机设备而操作，并且扩充装置无法自主操作。即，扩充装置可从主机设备接收电源、时钟及命令并且响应于命令返回响应和传输/接收数据。槽可包括电源终端、时钟终端、命令终端及数据终端。通过将该扩充装置连接至主机设备，可改良主机设备的多功能性及灵活性。该扩充装置可为存储器卡或SDIO卡。例如，可将GPS、相机、Wi-Fi、FM收音机、以太网络、条形码读取器及蓝牙引用为通过SDIO卡提供的功能。主机设备具有槽(其是用于扩充装置的插座)并且可经由槽发送电源、时钟及命令且接收响应于命令的响应以及传输/接收数据。主机设备可为个人计算机或可携式信息终端(诸如智能电话)或外围部件(诸如打印机或复印机)或信息电器(诸如冰箱或微波炉)。本发明不限于以下实施例。

(第一实施例)

图1是示出根据第一实施例的主机设备及存储器装置的初始化开始操作的框图。在图1至图14中，将描述采用存储器装置作为扩充装置的示例。图1、图11、图15至图18示出经由总线接口信号(它们是时钟、命令/响应及数据)及终端部分(它们形成主机与扩充装置之间的传输线)执行在主机与扩充装置之间的通信的前级，它们从整体提取。

在图1中，主机1、2可发送命令至存储器装置3、4，以便初始化装置且接收来自存储器装置3、4的响应。存储器装置3、4被配置成可附接至主机1、2且可从主机1、2拆卸以及可将数据保持在非易失性半导体存储器中。在主机1、2中设置终端部分THA、THB以及在存储器装置3、4中设置终端部分TDA、TDB。主机1、2与存储器装置3、4的任何连接组合是可能的，且它们经由终端部分通过时钟线CLK、命令线CMD等连接，以便能够通信。

此处，主机1与存储器装置3可使用高电压信号进行通信，而主机2与存储器装置4可使用低电压信号进行通信。例如，高电压信号可被设定为3.3V，而低电压信号可被设定为1.8V。注意，信号可包括时钟、数据及命令。从主机1、2供应至存储器装置3、4的电源电压可被设定为高电压。电源电压可被设定为例如3.3V。存储器装置3在初始化的开始处使用高电压信号操作并且可在初始化期间将信号电平从高电压信号切换至低电压信号。主机1及存储器装置3可按照例如用于SD卡的UHS-I标准操作。主机2及存储器装置4从初始化的开始继续使用低电压信号操作并且可在不使用高电压信号的情况下使用。适用于LVS(低电压信令)的这种主机及卡在下文中被称为LVS主机及LVS卡。

在主机1中设置信号电压切换指令部件1A、信号电压产生部件1B、命令产生部件1C、响应接收部件1D及I/F部件1E。信号电压切换指令部件1A可指示在初始化序列中将信号电平从高电压切换至低电压。信号电压产生部件1B可将信号电平设定为高电压或低电压。命令产生部件1C可发出主机1产生的任何命令。响应接收部件1D保持对通过命令产生部件1C发出的命令的响应，使得主机1可参考响应值。I/F部件1E可经由时钟线CLK传输时钟以及经由命令线CMD传输命令及接收响应。

在主机2中设置信号电压产生部件2B、命令产生部件2C、响应接收部件2D及I/F部件2E。信号电压产生部件2B仅将信号电平设定在低电压。命令产生部件2C可发出主机2产生的任何命令。响应接收部件2D保持对通过命令产生部件2C发出的命令的响应，使得主机2可参考响应值。I/F部件2E可经由时钟线CLK传输时钟并且经由命令线CMD传输命令及接收响应。

在存储器装置3中设置信号电压切换指令部件3A、信号电压产生部件3B、命令接收部件3C、响应产生部件3D及I/F部件3E。信号电压切换指令部件3A可根据在初始化序列中将信号电平从高电压切换至低电压的命令在信号电压之间切换。信号电压产生部件3B可将信号电平设定在高电压或低电压。命令接收部件3C可接收任何命令。响应产生部件3D可产生并发送对该命令的响应。I/F部件3E可经由时钟线CLK接收时钟并且经由命令线CMD接收命令及传输响应。

在存储器装置4中设置信号电压切换指令部件4A、信号电压产生部件4B、命令接收部件4C、响应产生部件4D、I/F部件4E及时钟幅度检测部件4F。信号电压切换指令部件4A可在初始化序列中将信号电平从高电压切换至低电压。信号电压产生部件4B可将信号电平设定在高电压或低电压。命令接收部件4C可接收任何命令。响应产生部件4D可产生并发送对该命令的响应。I/F部件4E可经由时钟线CLK接收时钟并且经由命令线CMD接收命令及传输响应。时钟幅度检测部件4F可检测经由I/F部件4E接收的时钟CLKL的幅度。

应注意，信号电压产生部件1B至4B可由模拟电路构成，而信号电压切换指令部件1A、3A、4A、命令产生部件1C、2C、命令接收部件3C、4C、响应接收部件1D、2D、响应产生部件3D、4D、I/F部件1E至4E及时钟幅度检测部件4F可由逻辑电路构成。可通过由处理器处理的固件来实施命令产生部件1C、2C、命令接收部件3C、4C、响应接收部件1D、2D及响应产生部件3D、4D。为能够接收高电压信号及低电压信号，将时钟及命令信号的输入阈值设定为低直至接收到电压确认命令并且输入阈值由电压确认命令来改变。

假定存储器装置3连接至主机1。此时，将时钟CLKH从主机1供应至存储器装置3。时钟CLKH的信号电平设定在高电压。在供应时钟CLKH的预定数量的脉冲之后，信号电压确认命令MA1从主机1传输至存储器装置3。信号电压确认命令MA1指定当前通过主机1使用的高信号电压电平。然后，将响应于信号电压确认命令MA1的信号电压确认响应MB1从存储器装置3传输至主机1。当主机1接收到信号电压确认响应MB1时，主机1判定继续初始化是否可能。在与UHS-I标准兼容的情况下，在初始化期间执行从高电压信号切换至低电压信号的程序(电压切换序列)，并且使用该低电压信号电平继续初始化序列。

相反地，假定存储器装置4连接至主机1。此时，将时钟CLKH从主机1供应至存储器装置4。存储器装置4可接收高电压信令或低电压信令的命令。然后，在供应时钟CLKH的预定数量的脉冲之后，将信号电压确认命令MA2从主机1传输至存储器装置4。信号电压确认命令MA2指定当前通过主机1使用的高信号电压电平。然后，将响应于信号电压确认命令MA2的信号电压确认响应MB2从存储器装置4传输至主机1。当主机1接收到信号电压确认响应MB2时，主机1判定继续初始化是否可能。在与UHS-I标准兼容的情况下，在初始化期间执行从高电压信号切换至低电压信号的程序，并且使用该低电压信号电平继续初始化序列。

相反地，假定存储器装置3连接至主机2。此时，时钟CLKL从主机2供应至存储器装置3。时钟CLKL的信号电平设定在低电压。然后，在供应时钟CLKL的预定数量的脉冲之后，将信号电压确认命令MA3从主机2传输至存储器装置3。信号电压确认命令MA3指定当前通过主机2使用的低电压信号电平。此时，由于主机2仅支持低电压信号，而存储器装置3仅支持高电压信号，所以存储器装置3是否可识别时钟CLKL以及其是否可接收信号电压确认命令MA3取决于实施方式。无论如何，在其中存储器装置3无法识别命令或不适用于命令的信号电压的情况下，不传输信号电压确认响应MB3，使得主机2拒绝存储器装置3。同样地，通过配置使得信号电压确认响应MB3不从存储器装置3传输至主机2，即使存储器装置3连接至主机2，可防止高电压信号传输至主机2，从而可保护主机2。

相反地，假定存储器装置4连接至主机2。此时，将时钟CLKL从主机2供应至存储器装置4。存储器装置4可接收高电压信令或低电压信令的命令。然后，在供应时钟CLKL的预定数量的脉冲之后，将信号电压确认命令MA4从主机2传输至存储器装置4。信号电压确认命令MA4指定当前通过主机2使用的低电压信号电平。然后，响应于信号电压确认命令MA4的信号电压确认响应MB4从存储器装置4传输至主机2。当主机2接收到信号电压确认响应MB4时，主机2判定继续初始化是否可能。如果继续是可能的，则使用低电压信号电平继续初始化序列。

进一步地，通过将电压检测器连接至在存储器装置4中的时钟幅度检测部件4F，可基于时钟CLKL的幅度(时钟的信号电压电平)判定用于命令线信号的阈值。因此，即使在低电压信号的输入电压范围与高电压信号的输入电压范围重迭的情况下，假定主机将发送具有相同电压电平的时钟及命令，则使得用于命令输入的阈值电压匹配时钟幅度，从而增大可正确接收命令的可能性。需在接收命令之前调整用于命令输入的阈值电压。

如果存在重迭，电压检测方法无法可靠地区分低电压信号与高电压信号，而因此信号电压确认命令及信号电压确认响应用于可靠地实现由主机及存储器装置使用的信号电压。

因此，通过将指示是使用高信号电压或使用低信号电压的参数并入到信号电压确认命令MA4中，卡可识别信号电压确认命令并且可靠地确定主机的信号电压所处的状态。进一步地，通过在响应MB4中设定通过存储器装置接收的信号电压电平，已接收该响应的主机可意识到该存储器装置是否支持该信号电压电平。因此，可实现允许主机2及存储器装置4使用低电压操作，同时处理适用于高电压操作的主机1及存储器装置3，使得可实现调适应用于主机2的制造的ASIC程序以产生更精细的电路。

图2是示出根据第一实施例的存储器装置的示例配置的框图。图2采用适用于LVS的SD卡作为示例。该SD卡5可用作图1中的存储器装置4。

在图2中，在SD卡5中，设置有电压检测器11、调压器12、逻辑电路13、I/F电路14及存储器15。逻辑电路13可经由I/F电路14访问存储器15。在逻辑电路13中，设置有I/O单元(cell)16、时钟幅度检测器部件17、电力开关18、响应电路19、命令电路20、LVS通知部件21及电压检测器22。在I/O单元16中，设置有输入缓冲器V1、V3、V5及输出缓冲器V2、V4。例如，适用于与高电源电压VDDH一起使用的NAND闪速存储器可用作存储器15。高电源电压VDDH可被设定在例如3.3V。将高电源电压VDDH供应至电压检测器11、调压器12、I/F电路14、存储器15及电力开关18。时钟SDCLK经由输入缓冲器V1输入。命令经由输出缓冲器V2输出且经由输入缓冲器V3输入。数据DAT[3:0]经由输出缓冲器V4输出且经由输入缓冲器V5输入。

图2中的逻辑电路13可使用低于电源电压的第三电压。因为可用电压由于经调适以产生更精细电路的ASIC程序而在部分之间不同，所以需要这样设置。同时，I/O单元16的VDDIO需提供与信号电压相同的供应电压。然后，VDDIO根据信号电压通信者(correspondent)被设置为高电源电压或低电源电压。如果VDDIO与第三电压不同，则io单元及逻辑电路通过未在图2中描述的电平移位电路连接。然后，VDDIO与第三电压可不同。当电压检测器11检测到高电源电压VDDH时，调压器12将高电源电压VDDH转换为低电源电压VDDL以供应至I/F电路14及电力开关18并且选择至VDDIO的电源电压。此外，电压检测器22连接在I/O单元V1的前面以测量时钟SDCLK的信号电压是否高于或低于阈值电压。为切换时钟输入缓冲器的阈值，必需测量在时钟输入缓冲器之前的电压。电压检测器22的结果连接至时钟幅度检测器部件17并且检测通过主机使用哪种信号电压(高或低)。SDCLK缓冲器的输出同样连接至时钟幅度检测器部件17以检测时钟的振荡。通常，SDCLK输入缓冲器的输出用于逻辑电路的时钟。然后，电力开关18根据主机信号电压(高或低)切换供应电力至I/O单元16的io单元电源VDDIO。通过根据电压检测器22的结果或单元电源VDDIO的电压来判定时钟SDCLK输入及命令CMD输入的输入阈值。因此，当输入高电压信号时，可精确检测高电压信号，并且当输入低电压信号时，可精确检测低电压信号。

必需在选择VDDIO电压时考虑上拉电压。如果低电压被供应至io单元而主机将信号线上拉至高电压，则将损坏io单元。具体地，由于命令CMD及数据DAT[3:0]可经上拉至高电压，所以电压确认命令的使用(稍后说明)提供通过电压确认命令的设定判定IO单元电压的更安全方法。由于SDCLK未经上拉，SDCLK的VDDIO可被选择为电压检测器22的结果或电压确认命令的设定。在图2中未描述细节，VDDIO可独立切换至各io单元或可一起切换。

命令CMD输入的VDDIO默认供应高电压直至接收到电压确认命令，可通过根据电压检测器22的结果控制输入阈值而改良命令识别电平。最后，通过电压确认命令判定命令CMD的VDDIO并且然后存储器装置可确定地使用与主机所使用的信号电压相同的信号电压来返回电压确认命令的响应。

当经由命令线CMD将命令输入至命令电路20时，对命令号码译码以识别命令的功能，使得执行通过该命令指定的处理且将响应于命令的指令输出至响应电路19。然后，响应电路19根据响应的指令产生响应且经由输出缓冲器V2输出至命令线CMD上。此处，如果命令是信号电压确认命令CMD8，则响应格式几乎等效于CMD8的索引(argument)(如在图4及图12中描述)，除了响应中的VCA对应于索引中的VHS。VHS指示当前使用的主机信号电压及存储器装置是否可支持相同电源电压及信号电压；设定信息从命令电路20传递至响应电路19并且VCA被设定为与VHS的值相同。换句话说，返回与索引相同的响应表示存储器装置支持主机当前使用的电源电压及信号电压。此时，如果在CMD8响应的字段VCA中设定的信号电压并不匹配电压检测器22的检测结果，则响应电路19再次设定单元电源VDDIO以匹配在CMD8响应的字段VCA中设定的信号电压。在再次设定单元电源VDDIO之后，响应电路19输出对指令的响应以经由输出缓冲器V2在命令线CMD上响应。如果其无法支持在CMD8的字段VHS中设定的信号电压，则响应电路19将不返回响应至主机。

图3(a)是示出传输至根据第一实施例的存储器装置的时钟及命令的信号波形的时序图，以及图3(b)是示出根据第一实施例的存储器装置的在上升时的电源电压的波形的图。在图3(a)及图3(b)中，采用其中电源电压是3.3V同时信号电压是1.8V的情况作为示例。

在图3(a)及图3(b)中，根据UHS-I标准，在初始化开始时，信号电压被设定在3.3V。因此，电源电压已上升之后的稳定周期最短设定为1msec。相反地，在LVS主机/卡的情况中，在初始化开始之前，信号电压被设定在1.8V。因此，电源电压已上升之后的稳定周期被设定为例如10msec，从而允许直至图2的调压器12的输出电压变得稳定的时间。根据调压器的实施方式来设定稳定周期的必要时间长度。

此外，主机在发出第一命令之前供应时钟SDCLK的至少74个时钟脉冲。电力开关18可被配置为独立于SDCLK I/O单元、命令I/O单元及数据I/O单元中的每一个来执行电力供应。这是因为考虑到其中高电压信号的主机具有上拉至高电压的命令线及数据线的情况，需要供应高电压电源作为初始值并具有高电压电阻。至少对于命令输入，在74个时钟脉冲内完成信号电压检测，且根据电压检测器22的结果切换命令输入缓冲器的阈值，使得可接收命令。如在随后参考图8描述，信号电压检测中存在错误检测的可能性，而且即使时钟SDCLK被检测为低电压信号，命令CMD及数据DAT[03:00]仍可上拉至高电压。因此，用于命令及数据的I/O单元电压应保持在高电压直至其被电压识别命令确认。

图3(c)示出当LVS卡检测到时钟SDCLK具有低信号电压时的波形。传统主机将使DAT[03:00]上拉至3.3V，但无需在初始化之前上拉它们，主机同样无需使用数据线直至初始化完成。从开始供应时钟SDCLK起，LVS主机将使DAT[03:00]的至少DAT[03]上拉至1.8V。当通过图2的时钟幅度检测器部件17检测时钟振荡时，LVS卡通过LVS通知部件21将DAT[03]驱动至低(L)电平。如果实施电压检测器22，则卡可在SDCLK上检测到低电压信号时将DAT[03]驱动至低(L)电平。此外，当命令电路20检测到命令的接收时，使DAT[03]返回至三态，以便由于上拉而缓慢地返回至高(H)电平。

考虑到时钟电压电平的错误检测，DAT[03:00]的电源VDDIO需具有3.3V电源电压以便耐受3.3V上拉。根据通过电压识别命令的判定切换DAT[03:00]的电源VDDIO。通过检测到DAT[03]经上拉在74个时钟供应之后且在发出第一命令之前变为L电平，LVS主机意识到卡支持LVS。在主机实施不耐高信号电压的情况中，为安全起见，如果检测到DAT[03]已变为L电平，则主机可发出命令至卡以进行卡初始化，而如果DAT[03]处在H电平，则主机停止初始化。通过此方式，可排除LVS主机可由于卡的错误实施而接收高电压响应的可能性。

图4是示出根据第一实施例的主机设备传输的用于LVS SD卡的CMD8的内容的图。

在图4中，针对传统CMD8的字段VHS定义指示信号电压是3.3V的命令索引0001b。相反地，针对用于LVS的CMD8的字段VHS定义指示信号电压是1.8V的命令索引0010b。在图1的存储器装置4是LVS卡的情况下，当从主机2接收CMD8时，存储器装置4可识别命令索引0010b且将命令索引0010b复制到返回至主机2的对CMD8的响应中。然后，当从存储器装置4接收对CMD8的响应时，主机2可意识到存储器装置4是LVS卡。

相反地，在图1的存储器装置3与UHS-I标准兼容的情况下，当从主机2接收CMD8时，存储器装置3无法识别命令索引0010b且不向主机2返回对CMD8的响应。因此，主机2可意识到存储器装置3并不是LVS卡且拒绝存储器装置3。

关于检查图样，可根据信号电压是1.8V或3.3V来设定不同的检查图样。

图5是示出根据第一实施例的LVS主机设备的初始化序列的流程图。在图5及图6中，命令发出及响应接收是成对规定的。注意，作为例外，CMD0是不返回响应的命令。

在图5中，当上电时(S1)，主机等待10ms直至图2的调压器12的输出电压变得稳定(S2)。然后，主机发出命令CMD0(S3)。此时，针对时钟线CLK及命令线CMD使用1.8V的信号电压。然后，主机在CMD8的字段VHS中设定命令索引0010b且发出命令CMD8(S4)。然后，主机检查对所发出的命令CMD8的响应(S5)。此处，LVS卡可返回响应，其对应于VHS的字段VCA被设定为0010b。如果没有来自卡的响应，则主机拒绝该卡(S6)。相反地，如果对所发出的命令CMD8的响应中的VCA被设定为0010b，则主机发出初始化命令ACMD41(S7)。此时，ACMD41的索引S18R被设定为1以指示使用低信号电压。然后，主机参考对ACMD41的响应中的字段D31以判定卡是否处在忙碌状态中(S8)，以及如果不在忙碌状态中，则检查包括在对ACMD41的响应中的位S18A(S9)。此处，如果D31＝1，则主机可离开S8循环。另一方面，如果D31在S8处保持为0且重复S7及S8的循环，则主机通过并入其中的定时器检测超时以判定错误的发生。

然后，主机检查包括在对ACMD41的响应中的位S18A(S9)。如果LVS卡已将信号电平切换至低电压信号，则将位S18A设定为0，且略过电压切换序列(CMD11)。然后，执行命令CMD2发出的程序及随后程序(S11)。作为检查S18A的结果，如果S18A＝1，则主机判定错误的发生(S10)，使得程序停止。

图6及图7是示出根据第一实施例的LVS存储器装置的初始化序列的流程图。在图7中，对于命令CMD2及随后程序，仅规定命令接收而省略响应发出。

在图6中，当上电时(S21)，卡检测时钟SDCLK的信号电压电平(S22)。然后，卡基于电压检测器22的结果在用于命令线信号的阈值之间切换(将输入阈值设定为低电压的另一实施方案使电压检测器22变得不必要并且可省略步骤S22)。然后，当从主机接收到命令CMD0时，卡执行复位操作(S23)。然后，当从主机接收到命令CMD8时(S24)，卡检查字段VHS(S25)。如果在字段VHS中未设定命令索引0001b或0010b，则卡不返回响应(S26)。另一方面，如果在字段VHS中设定0001b，则卡将高电压信号的响应(其字段VCA等于VHS)返回至主机。如果在其中设定0010b，则卡将低电压信号的响应(其字段VCA等于VHS)返回至主机(S27、S27’)。在图6中，S27及随后步骤表示在VHS＝0010b的情况下的序列(图7)。然后，当接收到命令ACMD41时，卡检查是否S18R＝1(S28)。然后，卡将S18A设定为0且将对ACMD41的响应返回至主机(S29)。如果已完成ACMD41的执行，则卡返回D31＝1，而如果其继续执行，则返回D31＝0。当D31＝1时，S18A的值有效。如果已使用低电压信号执行初始化命令，则卡必须返回S18A＝0，且因此略过电压切换序列(CMD11)(如在图7中示出)，并且执行命令CMD2发出的程序及随后程序。

另一方面，如果在步骤S25处在字段VHS中设定命令索引0001b，则在卡使用高电压信号返回对CMD8的响应时和在这之后，主机发出命令ACMD41(S31)(如在图7中示出)，卡将具有S18A＝S18R的响应返回至主机(S32)，因为其假定该卡支持UHS-I。然后，主机判定是否D31＝1(S33)，如果D31＝0，则程序返回至S31，且重复S31至S33的程序。当D31＝1时，S18A的值有效。另一方面，如果D31＝1，则在已完成ACMD41的执行之后，操作根据S18A的返回值被分为两部分(S34)。如果卡已返回S18A＝0，则下次接收的命令是S40中的CMD2，使得必须略过电压切换序列。即，其保持在高电压信号模式中。如果接收到CMD11，则卡将其判定为错误。另一方面，如果卡已返回S18A＝1，则程序进行至电压切换序列。然后，当在电压切换序列期间从主机接收到命令CMD11时(S35)，卡返回对命令CMD11的响应(S36)，并将信号电压从3.3V切换至1.8V(S37)。然后，判定是否已发生错误(S38)。如果已发生错误，则程序停止(S39)，而如果未发生错误，则切换至低电压信号已成功，并且程序进行至S40。

图8是示出根据第一实施例的存储器装置及主机设备中使用的输入缓冲器识别为高(H)电平的输入信号的电压范围的图。

在图8中，对于3.3V的信号电平，信号电平的最大值VIH(max)被设定为电源电压VDD，而信号电平的最小值VIH(min)被设定为1.68V。对于1.8V的信号电平，信号电平的最大值VIH(max)被设定为2.0V，而信号电平的最小值VIH(min)被设定为1.27V。当信号的电压值位于最大值VIH(max)与最小值VIH(min)之间时，卡判定信号的逻辑状态处在H电平。结果是，在3.3V与1.8V的信号电平之间的输入电压范围中存在重迭，从而其可能无法可靠地识别信号电压电平是3.3V或1.8V。然而，通过基于时钟SDCLK的信号电压判定命令CMD信号的输入电压阈值，则即使主机将高电压信号驱动至相当低，命令可被正确接收的可能性仍然增大，且因此即使错误检测发生，在命令接收中同样不存在问题。

此时，例如，如果判定信号电平是否处于或高于2.00V以便不取决于1.8V信号电压的变化，则可发生与接收命令CMD8的结果的不匹配的可能性将限于其中3.3V信号电压由于传输路径中的衰减而在接收处处于或低于2.0V的情况。处理此的方法如下。

(1)尽管卡已检测到2.0V或更低的信号，但是如果通过命令CMD8指定3.3V信号电压，则输入阈值电压可因为接收到2.0V或更低的信号而被切换至3.3V，但输入阈值电压可保持在1.8V，以便更安全地接收。此时，I/O单元电源需处在3.3V，并且卡输出3.3V信号电压的信号。

(2)尽管卡已检测到2.0V或更高的信号，但是如果通过命令CMD8指定1.8V信号电压，则这表示LVS主机未施加正确电压至卡，且因此存储器装置将通过不返回CMD8的响应而停止主机初始化。

图9是示出根据第一实施例的主机设备与存储器装置之间的兼容性的图。此处，HVS(高电压信令)指示使用高电压信号(例如，3.3V)的操作；LVS(低电压信令)指示使用低电压信号(例如，1.8V)的操作；HVS至LVS指示与UHS-I标准兼容的在初始化期间从高电压信号切换至低电压信号的操作；LVDS(低电压差分信令)指示与UHS-II标准兼容的操作；且N/A(不可用)指示无法使用。

在图9中，LVS主机可仅使用适用于LVS的卡。在图1中，采用其中主机1及存储器装置3支持UHS-I模式且其中主机2及存储器装置4支持LVS UHS-I模式的情况作为示例。UHS-II卡同样支持UHS-I模式且因此可支持LVS。即，LVS UHS-II卡可具有两个恒定电压模式，它们是具有约400mV的降低电压的UHS-II模式及具有约1.8V的降低电压的UHS-I模式。

图10是示出根据第一实施例的存储器装置的另一示例配置的框图。此示例示出未实施电压检测器的情况。

io单元VDDIO需通过高电源电压供应，以便耐受高电压上拉。时钟SDCLK及命令CMD输入可为高信号电压或低信号电压且然后针对低电压信号设定输入阈值，使得可接收两种信号电压。不平衡的阈值影响信号的占空比但如果不管信号占空比如何来设计逻辑电路，则没有问题。

关于输入缓冲器的实施，例如，时钟SDCLK输入缓冲器V1及命令CMD输入缓冲器V3被设计成可针对高信号电压或低信号电压来选择。在如图10描述的另一方法中，使用高电源电压及低电压阈值缓冲器V6。V6是不必要的，但其被指示为实施示例中的一个(此方法同样可应用至命令输入)。

具体地，直至电压确认命令CMD8的接收，将3.3V电力供应至时钟输入缓冲器及命令输入缓冲器，使得3.3V容差可用并且可接收3.3V信号及1.8V信号两者。在接收到电压确认命令CMD8之后，输入缓冲器被配置为通过供应3.3V电力而设定用于3.3V信号的阈值或通过供应1.8V电力而设定用于1.8V信号的阈值。

(第二实施例)

图11是示出根据第二实施例的主机设备及存储器装置的初始化开始操作的框图。

在图11中，主机21、22可发送命令至存储器装置23、24，以便初始化装置且从存储器装置23、24接收响应。存储器装置23、24被配置为可附接至主机21、22并且可从主机21、22拆卸以及可将数据保持在非易失性半导体存储器中。在主机21、22中设置终端部分THA’、THB’并且在存储器装置23、24中设置终端部分TDA’、TDB’。通过连接终端部分THA’与TDA’，电源线、时钟线CLK、命令线CMD等可形成在主机21与存储器装置23之间。通过连接终端部分THB’与TDB’，电源线、时钟线CLK、命令线CMD等可形成在主机22与存储器装置24之间。

此处，主机21及存储器装置23使用高电源电压VDDH操作，而主机22及存储器装置24使用低电源电压VDDL操作。例如，高电源电压VDDH可设定在3.3V，而低电源电压VDDL可设定在1.8V。此外，主机21及存储器装置23可在高电压信号与低电压信号之间切换以操作，而主机22及存储器装置24仅可使用低电压信号操作。例如，高电压信号可被设定为3.3V，而低电压信号的高电平可被设定为1.8V。主机21及存储器装置23可与例如3.3V电源LVS UHS-I兼容而操作。主机22及存储器装置24可与例如1.8V电源LVS UHS-I兼容而操作。

在主机21中设置信号电压切换指令部件21A、信号电压产生部件21B、命令产生部件21C、响应接收部件21D、I/F部件21E及电源电压产生部件21G。信号电压切换指令部件21A可指示在初始化序列中将信号电平从高电压切换至低电压。信号电压产生部件21B可将信号电平设定在高电压或低电压。命令产生部件21C可发出主机21产生的任何命令。响应接收部件21D保持对通过命令产生部件21C发出的命令的响应，使得主机21可参考响应值。I/F部件21E可经由时钟线CLK传输时钟并且经由命令线CMD传输命令与接收响应。电源电压产生部件21G可产生高电源电压VDDH。

在主机22中提供信号电压产生部件22B、命令产生部件22C、响应接收部件22D、电源电压产生部件22G及I/F部件22E。信号电压产生部件22B将信号电平设定在低电压。命令产生部件22C可发出主机22产生的任何命令。响应接收部件22D保持对通过命令产生部件22C发出的命令的响应，使得主机22可参考响应值。I/F部件22E可经由时钟线CLK传输时钟且经由命令线CMD传输命令与接收响应。电源电压产生部件22G产生低电源电压VDDL。

在存储器装置23中设置信号电压切换指令部件23A、信号电压产生部件23B、命令接收部件23C、响应产生部件23D、I/F部件23E及电源电压检测部件23H。信号电压切换指令部件23A可根据在初始化序列中将信号电平从高电压切换至低电压的命令在信号电压之间切换。信号电压产生部件23B可将信号电平设定在高电压或低电压。命令接收部件23C可接收任何命令。响应产生部件23D可产生并发送对该命令的响应。I/F部件23E可经由时钟线CLK接收时钟并且经由命令线CMD接收命令与传输响应。电源电压检测部件23H可检测电源电压是低电源电压VDDL还是高电源电压VDDH。电源电压检测部件23H包括具有例如2.5V的阈值的电压比较器，且当检测到高于2.5V的电压时，意识到其连接至高电源电压主机，使得其可返回响应，以及当判定电压低于2.5V时，意识到未供应电源电压或其连接至低电源电压主机，使得其可不返回响应。

在存储器装置24中提供信号电压产生部件24B、命令接收部件24C、响应产生部件24D、I/F部件24E、时钟幅度检测部件24F及电源电压检测部件24H。信号电压产生部件24B将信号电平设定在低电压。命令接收部件24C可接收任何命令。响应产生部件24D可产生并发送对该命令的响应。I/F部件24E可经由时钟线CLK接收时钟且经由命令线CMD接收命令并传输响应。时钟幅度检测部件24F可检测经由I/F部件24E接收的时钟CLKL的幅度。电源电压检测部件24H可检测电源电压是低电源电压VDDL还是高电源电压VDDH。电源电压检测部件24H包括具有例如2.5V的阈值的电压比较器，并且当检测到高于2.5V的电压时，意识到其连接至高电源电压主机，使得其可不返回响应。当检测到低于2.5V的电压时，检测部件24H可使用具有例如1.2V的阈值的另一个电压比较器来进一步判定电压是高于还是低于1.2V。如果高于1.2V，则检测部件24H意识到其连接至低电源电压主机，使得其可返回响应，以及如果低于1.2V，则意识到未充分供应电源，使得其可不返回响应。

应注意，电源电压产生部件21G、22G及信号电压产生部件21B至24B可由模拟电路构成，而信号电压切换指令部件21A、23A、24A、命令产生部件21C、22C、命令接收部件23C、24C、响应接收部件21D、22D、响应产生部件23D、24D、I/F部件21E至24E、时钟幅度检测部件24F及电源电压检测部件23H可由逻辑电路构成。可通过由处理器处理的固件来实施命令产生部件21C、22C、命令接收部件23C、24C、响应接收部件21D、22D及响应产生部件23D、24D。

假定存储器装置23连接至主机21。此时，高电源电压VDDH从主机21供应至存储器装置23。然后，当检测到高电源电压VDDH时，电源电压检测部件23H判定存储器装置23可作出响应。此外，将电源/信号电压确认命令MA11从主机21传输至存储器装置23。电源/信号电压确认命令MA11可指定由主机21支持的电源电压及信号电压。然后，当存储器装置23检测到VHS设定指定高电源电压及高电压信号时，将响应于电源/信号电压确认命令MA11的电源/信号电压确认响应MB11从存储器装置23传输至主机21。当主机21接收到电源/信号电压确认响应MB11时，主机21接受存储器装置23，且使用高电源电压VDDH继续初始化序列。

相反地，假定存储器装置24连接至主机21。此时，高电源电压VDDH从主机21供应至存储器装置24。当检测到高电源电压VDDH时，电源电压检测部件24H判定存储器装置24无法作出响应。将电源/信号电压确认命令MA12从主机21传输至存储器装置24，但不返回响应，使得主机21拒绝存储器装置24。

相反地，假定存储器装置24连接至主机22。此时，低电源电压VDDL从主机22供应至存储器装置24。当电源电压检测部件24H检测到低电源电压VDDL时，时钟幅度检测部件24F确定正在输入的低电压信号的时钟，并且其判定存储器装置24可作出响应。此外，将电源/信号电压确认命令MA14从主机22传输至存储器装置24。电源/信号电压确认命令MA14可指定由主机22支持的电源电压及信号电压。然后，当存储器装置24判定VHS设定指定低电源电压VDDL及低电压信号时，将响应于电源/信号电压确认命令MA14的电源/信号电压确认响应MB14从存储器装置24传输至主机22。当主机22接收到电源/信号电压确认响应MB14时，主机22接受存储器装置24，且使用低电源电压VDDL继续初始化序列。

相反地，假定存储器装置23连接至主机22。此时，低电源电压VDDL从主机22供应至存储器装置23。当检测到低电源电压VDDL时，电源电压检测部件23H判定存储器装置23无法作出响应。将电源/信号电压确认命令MA13从主机22传输至存储器装置23，但不返回响应，使得主机22拒绝存储器装置23。

在电源电压检测部件23H、24H并入存储器装置23、24中的情况下，通过将指定电源电压的参数并入至电源/信号电压确认命令MA11至MA14中，确保了适用于高电源电压VDDH的主机21与存储器装置23之间的互动操作，同时可流通适用于低电源电压VDDL的主机22及存储器装置24，且可实现调适应用于主机22及存储器装置24的制造的ASIC程序以产生更精细电路。

此外，通过降低用于主机22及存储器装置24的电源电压，在降低ASIC电压及信号的情况下，则可减小电源电压与ASIC电压/信号电压之间的差，使得可减少调压器的电力消耗。

图12是示出根据第二实施例的主机设备传输的用于1.8V电源LVS SD卡的CMD8的内容的图。

在图12中，在UHS-I标准中，针对CMD8的字段VHS定义指示电源电压是3.3V且信号电压是3.3V的命令索引0001b。在3.3V电源LVS UHS-I标准中，针对CMD8的字段VHS定义指示电源电压是3.3V且信号电压是1.8V的命令索引0010b。在1.8V电源LVS UHS-I标准中，针对CMD8的字段VHS定义指示电源电压是1.8V且信号电压是1.8V的命令索引0100b。

在图11的存储器装置24是与1.8V电源LVS UHS-I标准兼容的装置的情况下，当从主机22接收CMD8时，存储器装置24可识别命令索引0100b并将命令索引0100b复制至返回至主机22的对CMD8的响应中。然后，当从存储器装置24接收到对CMD8的响应时，如果VCA＝VHS，则主机22可意识到存储器装置24在电源中支持1.8V电源LVS UHS-I标准并且判定可使用存储器装置24。

相反地，由于图11的存储器装置23是3.3V电源卡，所以存储器装置23无法使用从主机22供应的低电源电压来操作，因此不返回响应。由于未传入通过存储器装置23发出的对CMD8的响应，所以主机22可拒绝存储器装置23。

由于CMD8的VHS可被设定为三个不同值，所以如在图12中示出，可分别设定不同的检查图样。

图13是示出根据第二实施例的存储器装置的示例配置的框图。图13示出1.8V电源LVS UHS-II SD卡的示例实施方案。

在图13中，在SD卡20中，提供电压检测器部件21、23、调压器22、24、物理层25、逻辑电路26及存储器27。此外，在SD卡20中，设置电源线VDD1、VDD2的两个系统。对于施加至电源线VDD1的电源电压，例如，可选择3.3V、2.4V或1.8V。可将施加至电源线VDD2的电源电压设定为例如1.8V。

电压检测器部件21判定电源电压VDDMEM(存储器27可使用其操作)是否施加至电源线VDD1。作为电源电压VDDMEM，例如，可预期3.3V、2.4V或1.8V。

调压器22从施加至电源线VDD1的电源电压产生用于逻辑电路26的电源电压VDDCNT。电源电压VDDCNT可设定在例如1.2V至0.9V的范围内。

电压检测器部件23判定可产生电源电压VDDPHY的电源电压是否施加至电源线VDD2，经由接口信号来与主机通信的接口部件可使用该电源电压VDDPHY来操作。电源电压VDDPHY可被设定为低于施加至电源线VDD2的电源电压并且高于信号电压。由于用于LVDS的信号电压具有约100mV至400mV的幅度，所以接口部件可使用0.9V或更高的电源电压操作。电源电压VDDPHY可被设定在例如1.2V至0.9V的范围内。

调压器24从施加至电源线VDD2的电源电压产生电源电压VDDPHY。

物理层25可构成经由接口信号来与主机通信的接口部件。在此情况中，物理层25可构成UHS-II LDVS接口。逻辑电路26可构成控制对存储器27的访问的控制器。注意，电源电压VDDCNT可等于或不同于电源电压VDDPHY。电源电压VDDMEM同样施加至逻辑电路26以连接至存储器27。

例如，NAND闪速存储器可用作存储器27，且电源电压VDDMEM施加至存储器27。

时钟RCLK从主机供应至SD卡20，且当从时钟RCLK产生的内部时钟变得稳定时，主机与SD卡20能够经由接口信号通信。对于信道(lane)D0，主机输出且SD卡20接收为输入，而对于信道D1，SD卡20输出且主机接收为输入。在通信开始之前，EIDL经输出至两个信道D0、D1上，从而指示处在闲置状态中。

然后，电压检测器部件21判定电源电压VDDMEM是否施加至电源线VDD1，存储器27可使用该电源电压VDDMEM操作。此外，电压检测器部件23判定可产生电源电压VDDPHY(物理层25可使用其操作)的电源电压是否施加至电源线VDD2。然后，如果判定它们可使用经由两个电源线VDD1、VDD2的电源操作，则接口信号指示SD卡可与主机通信。此时，响应于变为STB.L的信道D0输入，将STB.L输出至信道D1上对主机指示SD卡20可操作且可执行初始化。

另一方面，如果判定它们无法使用经由两个电源线VDD1、VDD2的电源操作，则接口信号指示SD卡无法与主机通信。此时，响应于变为STB.L的信道D0输入，将EIDL输出至信道D1上对主机指示SD卡20不可操作。

主机可确定SD卡20是否可使用经由信道D1施加至电源线VDD1、VDD2的电压操作。即，主机将STB.L输出至信道D0上，且然后在经过给定时间之后，如果信道D1保持在EIDL，则主机判定SD卡20不可使用所供应的电源电压操作。如果并未接收EIDL本身，则主机判定SD卡20未实施UHS-II模式。如果信道D1在给定时间内变为STB.L，则主机判定SD卡20可在UHS-II模式中操作且执行初始化序列。

同样地，使用UHS-II标准，不是通过交换命令来判定电源电压的支持，而是可使用信道D0、D1的电平来判定电源电压的支持，且因此在无需交换命令的情况下，可简化判定。注意，电源/信号电压确认命令对于固件处理仍有效。由于第一实施例及第二实施例是独立功能，所以第一实施例以及第二实施例可应用至UHS-II卡。

在休眠(低电力消耗模式)中，使用电源电压VDDPHY支持控制器中的状态。因此，维持控制器中的状态而不供应电源电压VDDCNT，并且当供应电源电压VDDCNT时，可继续操作。

图14是示出根据第二实施例的主机设备与存储器装置之间的兼容性的图。

在图14中，无论其是LVS UHS-I卡或LVS UHS-II卡，适用于1.8V电源电压的卡可仅与适用于1.8V电源电压的主机组合使用，而适用于3.3V电源电压的卡可仅与适用于3.3V电源电压的主机组合使用。

(第三实施例)

图15是示出当根据第三实施例的主机设备及扩充装置都不适用于LVS时它们的初始化开始操作的框图；图16是示出当根据第三实施例的扩充装置适用于LVS时根据第三实施例的主机设备及扩充装置的初始化开始操作的框图；图17是示出当根据第三实施例的主机设备适用于LVS时根据第三实施例的主机设备及扩充装置的初始化开始操作的框图；以及图18是示出当根据第三实施例的主机设备及扩充装置都适用于LVS时它们的初始化开始操作的框图。

在图15至图18中，主机31、32发送命令至扩充装置33、34，以便初始化扩充装置且根据来自扩充装置33、34的响应判定操作。扩充装置33、34被配置为可附接至主机31、32且可从主机31、32拆卸并可扩充主机31、32的功能。扩充装置33、34可为SD卡或SDIO卡。在下文实施例中，将做出假定主机31及扩充装置33仅支持高电压信号，主机32仅支持低电压信号而扩充装置34支持低电压信号及高电压信号两者的描述。在主机31、32中的每一个中设置电源终端TH1、TH2、时钟终端TH3、命令终端TH4及数据终端TH5。在扩充装置33、34中的每一个中设置电源终端TD1、TD2、时钟终端TD3、命令终端TD4及数据终端TD5。通过连接电源终端TH1、TD1，可形成电源线VDD1。通过连接电源终端TH2、TD2，可形成电源线VDD2。通过连接时钟终端TH3、TD3，可形成时钟线CLK。通过连接命令终端TH4、TD4，可形成命令线CMD。通过连接数据终端TH5、TD5，可形成数据线DAT[3:0]。主机31与扩充装置33可使用高电压信号进行通信，而主机32与扩充装置34可使用低电压信号进行通信。例如，使用3.3V的高电压信号及1.8V的低电压信号。信号经由时钟线CLK、数据线DAT[3:0]及命令线CMD传输，以及电源(它们不是信号)经由电源线VDD1、VDD2供应。此处，主机31可经由电源线VDD1将高电源电压VDDH供应至扩充装置33、34。该高电源电压VDDH可设定在例如3.3V。主机31可包括电源线VDD2作为选项。电源线VDD2可将低电源电压VDDL供应至扩充装置33、34。该低电源电压VDDL可被设定在例如1.8V。主机31经由时钟线CLK将时钟CLKH供应至扩充装置33、34。此处，主机31开始供应高电源电压VDDH并且然后输出时钟CLKH。扩充装置34可选择高电压信号或低电压信号作为其输入电压电平，以及如果在对其施加高电源电压VDDH时检测时钟，则选择高电压信号作为输入电压电平。然后，在扩充装置33或34与UHS-II标准兼容的情况下，根据通过CMD8及CMD11的指令在初始化期间执行从高电压信号切换至低电压信号的程序(电压切换序列)，并且使用该低电压信号电平继续初始化序列。

主机32可经由电源线VDD1、VDD2的两个系统将高电源电压VDDH及低电源电压VDDL供应至扩充装置33或34。此外，主机32可经由时钟线CLK将时钟CLKL供应至扩充装置34。主机32开始输出低电源电压VDDL并且然后输出时钟CLKL以及然后开始供应高电源电压VDDH，从而指示时钟处在低电压电平。适用于LVS的主机及扩充装置可使用数据线DAT[3:0]的部分来识别是否支持低电压信号。当接收到低电源电压VDDL时，扩充装置34将线DAT[3:0]中的任一条线(例如，DAT[0])驱动至低(L)电平。由于传统装置并不驱动线，所以通过参考DAT[0]的电平，其可识别装置是否适用于LVS。在上拉数据线DAT[3:0]的情况下，当检测到数据线DAT[0]的电压电平处在例如H电平时，主机32意识到连接至其的扩充装置并不适用于LVS且不输出时钟CLKL，而是停止初始化。当检测到DAT[0]的电压电平处在L电平时，主机32可输出时钟CLKL。

扩充装置34可选择高电压信号或低电压信号作为其输入电压电平，且如果在对其施加高电源电压VDDH时检测时钟，则选择高电压信号作为输入电压电平(识别为CLKH)，而如果在对其施加低电源电压VDDL而不施加高电源电压VDDH时检测时钟，则可选择低电压信号作为输入电压电平(识别为CLKL)。扩充装置34同样可针对命令线CMD及数据线DAT[3:0]的电压电平选择H电平或L电平，但选择与时钟的电平相同的电平。

在主机31中设置电源电路31A、信号电压切换指令部件31F、信号电压产生部件31B、CLK产生部件31C、CMD控制部件31D、DAT控制部件31E及I/F部件31G。电源电路31A可供应高电源电压VDDH。此外，电源电路31A可供应低电源电压VDDL作为选项。信号电压切换指令部件31F可指示在初始化序列中将信号电平从高电压切换至低电压。信号电压产生部件31B可将信号电平设定在高电压或低电压。CLK产生部件31C可产生时钟CLKH。CMD控制部件31D可发出主机31产生的任何命令且接收对该命令的响应。DAT控制部件31E可将数据线DAT[3:0]的电压电平设定在H电平、L电平或高阻抗(三态)。I/F部件31G可经由时钟线CLK传输时钟并且经由命令线CMD传输命令与接收响应。

在主机32中设置电源电路32A、信号电压产生部件32B、CLK产生部件32C、CMD控制部件32D、DAT控制部件32E、LVS检测部件32F及I/F部件32G。电源电路32A可并联供应高电源电压VDDH及低电源电压VDDL。信号电压产生部件32B可将信号电平设定在低电压。CLK产生部件32C可产生时钟CLKL。CMD控制部件32D可发出主机32产生的任何命令且接收对该命令的响应。DAT控制部件32E可将数据线DAT[3:0]的电压电平设定在H电平、L电平或高阻抗(三态)。LVS检测部件32F可检测数据线DAT[3:0]中的所有或某些信号的电压电平是否处在L电平。I/F部件32G可经由时钟线CLK传输时钟并且经由命令线CMD传输命令与接收响应。

在扩充装置33中设置电源控制部件33A、信号电压产生部件33B、CLK接收部件33C、CMD控制部件33D、DAT控制部件33E、I/F部件33G及信号电压切换指令部件33I。在电源控制部件33A中设置调压器33J。电源控制部件33A可控制电源电压。信号电压切换指令部件33I可根据命令在信号电压之间切换以在初始化序列中将信号电平从高电压切换至低电压。信号电压产生部件33B可将信号电平设定在高电压或低电压。CLK接收部件33C可接收时钟CLKH。CMD控制部件33D可接收任何命令以及产生并发送对该命令的响应。DAT控制部件33E可将数据线DAT[3:0]的电压电平设定在H电平、L电平或高阻抗(三态)。I/F部件33G可经由时钟线CLK接收时钟以及经由命令线CMD接收命令与传输响应。调压器33J可从高电源电压VDDH产生低电源电压VDDS。

在扩充装置34中设置电源控制部件34A、信号电压产生部件34B、CLK接收部件34C、CMD控制部件34D、DAT控制部件34E、LVS通知部件34F、I/F部件34G、CLK检测部件34H及信号电压切换指令部件34I。在电源控制部件34A中设置调压器34J。电源控制部件34A可控制电源电压。信号电压切换指令部件34I可在初始化序列中将信号电平从高电压切换至低电压。信号电压产生部件34B可将信号电平设定在高电压或低电压。CLK接收部件34C可接收时钟CLKL。CMD控制部件34D可接收任何命令且产生并发送对该命令的响应。DAT控制部件34E可将数据线DAT[3:0]的电压电平设定在H电平、L电平或高阻抗(三态)。在供应VDD2时，LVS通知部件34F指示DAT控制部件34E将L电平输出至例如三态数据线DAT[0]上，从而执行指示装置34适用于LVS的控制。其可向主机通知装置34适用于低电压信号电平。I/F部件34G可经由时钟线CLK接收时钟且经由命令线CMD接收命令与传输响应。CLK检测部件34H可检测经由I/F部件34G接收的时钟CLKL的存在/不存在。调压器34J可从高电源电压VDDH产生低电源电压VDDS。

应注意，电源电路31A、32A、电源控制部件33A、34A及信号电压产生部件31B至34B可由模拟电路构成，而信号电压切换指令部件31F、33I、34I、CLK产生部件31C至34C、CMD控制部件31D至34D、DAT控制部件31E至34E、I/F部件31G至34G、CLK检测部件34H、LVS检测部件32F及LVS通知部件34F可由逻辑电路构成。可通过由处理器处理的固件来实施CMD控制部件31D至34D及DAT控制部件31E至34E。

假定扩充装置33连接至主机31，如在图15中示出。此时，高电源电压VDDH从主机31供应至扩充装置33。此外，低电源电压VDDL作为选项从主机31供应至扩充装置33。另外，时钟CLKH从主机31供应至扩充装置33。数据线DAT[3:0]的电压电平被设定为三态，但在主机31中被上拉。在供应时钟CLKH的预定数量的脉冲之后，命令CMD8从主机31传输至扩充装置33。该命令CMD8指定当前通过主机31使用的高信号电压电平。然后，将响应于命令CMD8的高信号电压电平的响应从扩充装置33传输至主机31。当主机31接收到响应时，主机31判定继续初始化是否可能。在与UHS-I标准兼容的情况下，将命令CMD11从主机31传输至扩充装置33。因此，在扩充装置33中，在初始化期间执行从高电压信号切换至低电压信号的程序(电压切换序列)，且使用该低电压信号电平继续初始化序列。

相反地，假定扩充装置34连接至主机31，如在图16中示出。此时，高电源电压VDDH从主机31供应至扩充装置34。此外，从主机31供应时钟CLKH。此处，在开始输出高电源电压VDDH之后，主机31输出时钟CLKH。数据线DAT[3:0]的电压电平被设定为三态。如果在对其施加高电源电压VDDH时检测时钟CLKH，则扩充装置34选择高电压信号作为输入电压电平。然后，在供应时钟CLKH的预定数量的脉冲之后，将命令CMD8从主机31传输至扩充装置34。该命令CMD8指定当前通过主机31使用的高信号电压电平。然后，响应于命令CMD8的高信号电压电平的响应从扩充装置34传输至主机31。当主机31接收到响应时，主机31判定继续初始化是否可能。在与UHS-I标准兼容的情况下，将命令CMD11从主机31传输至扩充装置34。因此，在扩充装置34中，在初始化期间执行从高电压信号切换至低电压信号的程序(电压切换序列)，并且使用该低电压信号电平继续初始化序列。因此，同样在扩充装置34支持低电压信号的情况下，扩充装置34可维持与指定高信号电压电平的主机31的兼容性。低电源电压VDDL可或可不从主机31供应至扩充装置34。尽管具有使用数据线DAT0指示它是否适用于LVS的功能，但是扩充装置34并不将数据线DAT0驱动至L电平，而是在施加高电源电压VDDH时将数据线DAT0保持为三态。如果判定主机31不适用于LVS，则由于主机不参考DAT0，所以扩充装置34可使DAT0保持为三态。

相反地，假定扩充装置33连接至主机32，如在图17中示出。此时，例如，在主机32中上拉数据线DAT[3:0]，且因此数据线DAT0上的电压电平保持在H电平，而扩充装置33使数据线DAT0保持为三态。通过检测数据线DAT0处在H电平，主机32可判定扩充装置33并不支持低电压信号(不适用于LVS)。因此，主机32可在与扩充装置33交换命令之前判定扩充装置33是否支持低电压信号，使得可加速确定高/低信号电压的支持。在开始将低电源电压VDDL供应至扩充装置33之后，当在输出时钟CLKL之前检测到数据线DAT0上的电压电平处在H电平时，主机32意识到扩充装置33并不适用于LVS且拒绝扩充装置33。主机32由于停止初始化而停止输出低电源电压VDDL。此外，主机32在不供应高电源电压VDDH时无需将时钟CLKL及命令输出至不适用于LVS的装置。可在供应高电源电压VDDH之前防止时钟CLKL被供应至扩充装置33，从而可保护扩充装置33(如果在供应电源之前输出H电平信号，则大电流将流动通过信号线，使得可损坏装置)。

相反地，假定扩充装置34连接至主机32，如在图18中示出。此时，低电源电压VDDL从主机32供应至扩充装置34。此外，例如，在主机32中上拉数据线DAT[3:0]。在扩充装置34中，如果在施加高电源电压VDDH之前施加低电源电压VDDL，则将数据线DAT0上的电压电平设定在L电平。然后，当检测到数据线DAT0上的电压电平处在L电平时，主机32将时钟CLKL输出至扩充装置34。然后，如果在对其施加低电源电压VDDL而不施加高电源电压VDDH时检测时钟CLKL，则扩充装置34选择低电压信号，且使用低电压信号电平执行初始化序列。此外，在从输出时钟CLKL时经过给定时间之后，将高电源电压VDDH从主机32供应至扩充装置34。

此处，如果在对其施加低电源电压VDDL而不施加高电源电压VDDH时检测时钟CLKL，则扩充装置34可判定主机32正在请求与低电压信号的连接。此外，通过检测数据线DAT0上的电压电平，主机32可判定扩充装置34支持低电压信号。

作为选项，如果主机32将具有低电压信号电平的命令CMD8发出至命令CMD8的索引被设定成指示为低电压信号电平的扩充装置34，则扩充装置34可向主机32返回对命令CMD8的低电压信号电平的响应。此时，命令CMD8可具有在图4中示出的内容或在图12中示出的内容。可通过使用该命令CMD8详细确定电压电平及信号电平的支持。

图19是示出在图18的主机设备及扩充装置的初始化开始操作时的电源电压、时钟及数据的波形的时序图。

在图19中，首先，低电源电压VDDL开始从主机32供应至扩充装置34。由于在主机32中上拉数据线DAT[3:0]，所以在数据线是三态的情况下，应意识到电压电平在它们被读取时处于H电平。然后，在扩充装置34中，如果在施加高电源电压VDDH之前施加低电源电压VDDL，则将数据线DAT0上的电压电平设定在L电平。因此，通过检测到数据线DAT0上的电压电平处在L电平，主机32可确定扩充装置34支持低电压信号。因此，主机32输出时钟CLKL，且在经过给定时间之后，开始施加高电源电压VDDH。当检测时钟CLKL或施加高电源电压VDDH时，扩充装置34使DAT0返回至三态。

此外，扩充装置34可在对其施加低电源电压VDDL而不施加高电源电压VDDH时检测时钟CLKL并且选择低电压信号作为输入电压电平。尽管未在图中示出，但是当检测到数据线DAT0上的电压电平处在H电平时，主机32意识到扩充装置34并不支持低电压信号并且不输出时钟CLKL，而是可拒绝扩充装置34。

图20是示出根据第三实施例的扩充装置的示例配置的框图。

在图20中，在扩充卡5”中，提供逻辑电路13”及功能部件15”而非图2中的逻辑电路13及存储器15。功能部件15”可为图2中的存储器15或GPS、相机、Wi-Fi、FM收音机、以太网、条形码读取器、蓝牙或类似物。高电源电压VDDH经由电源线VDD1施加至扩充卡5”而低电源电压VDDL经由电源线VDD2施加。在逻辑部件13”中，提供时钟检测器17”及电力开关18”而非图2中的时钟幅度检测器部件17及电力开关18。时钟检测器17”可检测经由I/O单元16接收的时钟SDCLK的存在/不存在。

电力开关18”选择高电源电压VDDH、低电源电压VDDL及调压器输出VDDS中的一个。电力开关18”根据是高电压信号还是低电压信号被选择供应至I/F部件16来切换单元电源VDDIO。即，当在施加高电源电压VDDH时检测时钟SDCLK，则电力开关18”切换单元电源VDDIO，以便选择高电压信号作为输入电压电平。然后，在由于命令CMD11而在初始化期间执行电压切换序列之后，切换单元电源VDDIO以便选择低电压信号作为输入电压电平。

另一方面，当在对其施加低电源电压VDDL而不施加高电源电压VDDH时检测时钟SDCLK时，切换单元电源VDDIO以便选择低电压信号作为输入电压电平。

图21是示出图20的扩充装置的前级的特定示例的框图。在图21的配置中，将上电复位电路41、42及保持电路43添加至图20的配置。上电复位电路41可检测高电源电压VDDH。上电复位电路42可检测低电源电压VDDL。时钟检测器17”在检测时钟SDCLK时输出检测信号CLKDET且通过复位信号CDRES复位。此时，用于复位的条件是VDD1DET＝0且VDD2POR＝1或VDD2DET＝0且VDD1POR＝1。当SV1.8V＝0且FVDD1DET＝0时，电力开关18”选择InA，而当SV1.8V＝0且FVDD1DET＝1时，选择InB，而当SV1.8V＝1时，选择InC。当根据命令CMD11执行电压切换序列时，SV1.8V从0变为1。在保持电路43中，检测信号FVDD1DET在Hold＝0时处于与检测信号VDD1DET的电平相同的电平，且当Hold＝1时，保持信号FVDD1DET的电平同时不受检测信号VDD1DET的改变的影响。

图22是示出当主机设备适用于LVS时图21的扩充装置的部分在初始化开始操作时的电压波形的时序图。

在图22中，在电源线VDD1上的电平上升之前，在保持电路43中将FVDD1DET设定在0(TA0)。在上电复位电路42中，在电源线VDD2上的电平上升时，产生复位信号VDD2POR及检测信号VDD2DET。在时钟检测器17”中，当VDD1DET＝0且VDD2POR＝1时，复位检测信号CLKDET(TA1)。然后，当检测到时钟SDCLK时，产生检测信号CLKDET(TA2)。在保持电路43中，当检测到检测信号CLKDET时，检测信号VDD1DET的值开始保持为检测信号FVDD1DET。因此，尽管VDD1DET变为1，但FVDD1DET保持在0(TA3)。当SV1.8V＝0且FVDD1DET＝0时，电力开关18”选择InA，且针对单元电源VDDIO选择电源线VDD2上的电平(TA4)。即，扩充装置以LVS模式启动。

图23是示出当主机设备不适用于LVS时图21的扩充装置的部分在初始化开始操作处的电压波形的时序图。

在图23中，在电源线VDD1上的电平上升之前，在保持电路43中将FVDD1DET设定为0(TB0)。在上电复位电路41中，在电源线VDD1上的电平上升时，产生复位信号VDD1POR及检测信号VDD1DET。在上电复位电路42中，在电源线VDD2上的电平上升时，产生复位信号VDD2POR及检测信号VDD2DET。在时钟检测器17”中，通过复位信号VDD1POR或VDD2POR复位检测信号CLKDET(TB1)。当产生检测信号VDD1DET时，在保持电路43中将FVDD1DET设定在1(TB2)。然后，当检测到时钟SDCLK时，产生检测信号CLKDET(TB3)。在保持电路43中，当检测到检测信号CLKDET时，检测信号VDD1DET的值开始保持为检测信号FVDD1DET，使得FVDD1DET保持在1(TB4)。当SV1.8V＝0且FVDD1DET＝1时，选择InB，并且针对单元电源VDDIO选择电源线VDD1上的电平(TB5)。即，扩充装置以高电压信号模式启动。当扩充装置根据命令CMD11切换至低电压信号模式时，SV1.8V变为1，使得针对单元电源VDDIO选择低电源电压VDDS(TB6)。即，扩充装置切换至UHS-I模式。

(第四实施例)

图24是示出在根据第四实施例的主机设备及扩充装置的初始化开始操作处的电源电压及时钟的波形的时序图。

在图24中，在将高电源电压VDDH从主机输出至扩充装置之后，输出时钟CLKL，并且在输出时钟CLKL之后，输出低电源电压VDDL。此外，通过主机将数据线DAT0的电压电平设定在H电平。然后，如果在检测到时钟CLKL之前施加高电源电压VDDH，则扩充装置将数据线DAT0的电压电平设定在L电平。因此，主机可在输出时钟CLKL之前确定扩充装置是否支持低电压信号。在确定扩充装置是否支持低电压信号之后，主机可输出时钟CLKL。扩充装置可通过检测低电源电压VDDL来确定主机是否支持低电压信号。

(第五实施例)

图25是示出根据第五实施例的存储器装置的示例配置的框图。

电压检测器同样可连接至如在图25中描述的CMD线以测量命令线的信号电压而不是测量时钟线的信号电压。在此情况中，可在命令线上测量上拉电压，在图3中，在74个时钟脉冲的周期期间测量命令信号电压并且结果在74个时钟脉冲周期结束之前是有效的。命令线上的电压检测器的结果可被当作所说明实施例中的时钟线上的电压检测器的结果。

虽然已描述特定实施例，但仅通过示例呈现这种实施例，且不旨在限制本发明的范围。实际上，本文中描述的新颖实施例可体现为各种其他形式；此外，可在不脱离本发明的精神的情况下对本文中描述的实施例的形式作出各种省略、替换及改变。所附权利要求及它们的等同物旨在覆盖如将落于本发明的范围及精神内的这种形式或修改。