提取芯片版图特征的方法、CMP仿真方法及系统与流程

本发明涉及集成电路设计技术领域，尤其涉及一种提取芯片版图特征的方法、cmp仿真方法及系统。

背景技术：

半个多世纪以来集成电路行业发展迅速，遵循着摩尔定律(moore'slaw)，晶圆上晶体管的集成密度每18个月提高一倍，相应的器件特征尺寸同步缩小为原来的0.7倍，先进的技术节点已达到65nm、45nm，甚至32nm、23nm。然而，随着集成电路特征尺寸的不断缩小，生产工艺中影响芯片性能和生产良率的因素越来越多，特别是进入65nm、45nm及以后的工艺节点，各种缺陷对成品率的影响程度愈显突出。理想的晶圆表面是光刻顺利进行的前提，化学机械抛光(chemicalmechanicalpolishing，cmp，或称为化学机械平坦化)技术是在目前的超大规模集成电路阶段中用于平坦化晶圆表面的、最好的材料全局平坦化工艺手段，通常借助抛光液的化学腐蚀作用以及超微粒子的研磨作用，在被研磨的介质表面上形成光洁平坦的表面。然而，不断降低的工艺尺寸使cmp面临着巨大的挑战，由于cmp过程后的芯片表面形貌主要依赖于芯片的版图特征，而在cmp过程中，特别是在cu互连工艺中，晶圆表面金属密度分布不均，而金属cu、扩散阻挡层和电介质的硬度不同，不同研磨液的选取，会使得不同材质的去除率不同，从而使得cmp过程中以及cmp之后的芯片表面并非完全平坦，而是存在扑起伏，例如造成cmp后的晶圆表面会出现金属蝶形缺陷(dishing)和电介质侵蚀(erosion)缺陷，其中，金属碟形是指有图形区域介质层厚度与金属层厚度之差；介质侵蚀是指无图形区域的介质层厚度与有图形区域的介质层厚度之差。这些拓扑形貌不仅会对光刻引来焦深(dof)问题，同时也严重影响了互连线的rc参数，最终损害到芯片的工作性能和生产良率。可制造性设计技术(designformanufacturability，dfm)是芯片设计和工艺生产之间沟通的桥梁，它试图通过对后端设计中版图的优化来避免工艺中的缺陷，进而提高芯片的成品率、确保芯片工作性能。

现有技术中针对cmp设计和工艺过程陷而提出的一种dfm方案，主要是 将所提取的芯片版图的版图图形特征作为参数代入仿真软件中已有的一cmp模型进行工艺仿真，来提前预测cmp工艺后的芯片表面形貌，然后对该表面形貌是否会对后续光刻工艺等产生影响进行评估，根据仿真的结果修正工艺仿真过程，然后再仿真，再修正，直至达到所需要的理想结果的一个迭代的过程，具体包括：版图划分、特征提取、cmp模拟和结果输出。其中，版图划分是指将待要模拟的芯片版图划分成连续的窗格，然后针对每个窗格进行后续步骤；特征参数提取是指提取每个窗格中各版图结构的等效线宽、等效间距、等效密度、周长等特征参数；cmp模拟是指利用已有的cmp模型，根据所提取的各窗格特征参数，对每个窗格进行cmp工艺模拟，使相应层平坦化掉相应的高度、厚度等；结果输出是指对cmp模拟后的芯片表面进行cmp热点检测，得到cmp后的相应cmp热点的厚度、表面高度、金属碟形和介质侵蚀等；将cmp模拟得到的表面高度、金属碟形和介质侵蚀等输出到其他软件(如热点分析工具和寄生参数提取工具等)进行后续处理和分析，将分析结果反馈到真实cmp工艺上，从而控制真实cmp工艺后的芯片表面形貌在可接受的范围内。

由于cmp工艺具有化学反应和物理去除等的交互作用，所以影响cmp工艺的因素非常复杂，包括研磨粒子大小、研磨垫性质、研磨液成分、下压力、研磨垫与晶圆相对速度等，使得cmp抛光后得到的芯片表面形貌不仅与密度有关，而且与线宽、线间距、周长、抛光液的选择比等各种因素之间存在复杂的非线性关系。可见，cmp工艺仿真所需要的芯片版图的版图图形特征作为仿真的基础，是影响仿真准确性的关键所在。而上述的现有技术中，在对划分出的每个窗格内的图形进行特征提取时，在识别当前窗格时存在偏差，如图1中当前窗格10(20nmx20nm或者10nmx10nm大小)被图形识别成虚线窗格11，出现偏移，进而造成当从当前窗格10提取的图形特征出现偏差，进而影响模拟结果，降低了cmp模拟结果的精度，从而导致集成电路的良率较低。

技术实现要素：

本发明的目的在于提供一种提取芯片版图特征的方法、cmp仿真方法及系统，能够提高cmp模拟结果的精度，从而保证集成电路的良率。

为解决上述问题，本发明提出一种提取芯片版图特征的方法，包括：

读取待处理的芯片版图，将芯片版图划分成多个窗格；

对于芯片版图内任一窗格，先在所述窗格的周围外延出多个虚拟窗格；

提取所述窗格以及每个虚拟窗格的特征参数；

为所述窗格以及每个虚拟窗格分配相应的权重；

利用所述窗格以及每个虚拟窗格的特征参数和所述权重，计算所述窗格的等效特征参数。

进一步的，将芯片版图划分成多个窗格的步骤包括：

从所述芯片版图的起点开始，采用固定大小的窗格对芯片表面的版图进行顺序划分；

将窗格中的所有结构等效为矩形。

进一步的，所述固定大小与所述芯片版图的工艺技术节点相适配。

进一步的，所当所述等效特征参数为cmp工艺模拟所需的参数时，将所述芯片版图划分成的多个窗格的尺寸小于或等于所述芯片版图的平坦化长度。

进一步的，当所述等效特征参数为一待模拟工艺的模拟所需的参数时，根据所述芯片版图的工艺技术节点以及所述待模拟工艺的参数要求，在所述窗格的周围外延出多个虚拟窗格。

进一步的，通过将所述窗格的相应的边向外移动一定距离，以在所述窗格的周围外延出多个虚拟窗格。

进一步的，每个所述虚拟窗格的大小均不超出所述窗格周围的芯片版图上的窗格。

进一步的，当所述窗格位于所述芯片版图的内部区域时，以所述窗格为中心，以所述窗格的各边延长线为虚拟窗格的分界线，在所述窗格的左、右、上、下四个边外侧外延出8个虚拟窗格；当所述窗格位于所述芯片版图的边界时，向所述芯片版图的内部方向外延出所述窗格周围的多个虚拟窗格。

进一步的，位于所述窗格的顶角位置的虚拟窗格的边长为所述窗格的1/4～3/4。

进一步的，所述8个虚拟窗格与所述窗格构成的区域与所述窗格的形状相似。

进一步的，所述特征参数包括图形密度、图形线宽、图形间距以及图形周长中的至少一种。

进一步的，根据所述窗格以及每个虚拟窗格的特征参数为所述窗格以及每 个虚拟窗格进行权重分配；或者根据从所述芯片版图的所有窗格的特征参数统计出的特征参数范围为所述窗格以及每个虚拟窗格进行权重分配。

本发明还提供一种cmp仿真方法，包括：

版图划分及特征提取步骤：采用上述之一的提取芯片版图特征的方法来提取一待模拟的芯片版图的等效特征参数；

cmp模拟步骤：选取一cmp模型，将所述等效特征参数作为所述cmp模型的参数进行cmp工艺仿真；

结果输出步骤：输出所述cmp工艺仿真的仿真数据。

进一步的，所述cmp热点处cmp工艺仿真后的特征参数包括cmp层的厚度、表面高度、金属碟形和介质侵蚀中的至少一项。

进一步的，输出所述cmp工艺仿真的仿真数据的步骤包括：对cmp工艺仿真后的芯片表面进行cmp热点检测，获得cmp工艺仿真后的各个cmp热点处的特征参数。

进一步的，所述cmp仿真方法还包括测试校准步骤：获取所述芯片版图对应的测试芯片的cmp工后的实验数据，将所述实验数据与所述cmp工艺仿真的仿真数据对比，根据对比结果对所述版图划分及特征提取步骤和cmp模拟步骤进行调整。

进一步的，根据对比结果对所述版图划分及特征提取步骤和cmp模拟步骤进行调整，包括：

在版图划分及特征提取步骤中，对外延出多个虚拟窗格时的外延参数进行调整或对所述权重进行调整；和/或，

在cmp模拟步骤中，调整所述cmp模型的参数或者更换新的cmp模型。

本发明还提供一种cmp仿真系统，包括：

版图划分单元，用于读取待模拟的芯片版图，并对芯片版图进行窗格划分，形成多个窗格；

特征提取单元，连接所述版图划分单元，用于根据上述之一的提取芯片版图特征的方法来提取所述芯片版图的等效特征参数；

cmp模拟单元，连接所述特征提取单元，用于提供多种cmp模型，并将所述等效特征参数作为所述cmp模型的参数进行cmp工艺仿真；

结果输出单元，用于输出所述cmp工艺仿真的仿真数据。

进一步的，所述特征提取单元包括：

虚拟窗格生成模块，用于为所述芯片版图上的任一窗格外延出在所述窗格周围的多个虚拟窗格；

特征参数提取模块，用于提取所述窗格以及每个虚拟窗格的特征参数；

权重分配模块，用于为所述窗格以及每个虚拟窗格分配相应的权重；以及，

等效特征计算模块，用于根据所述窗格以及每个虚拟窗格的特征参数和所述权重，计算所述窗格的等效特征参数。

进一步的，所述的cmp仿真系统，还包括校准调整单元，用于获取所述芯片版图对应的测试芯片的cmp工后的实验数据，将所述实验数据与所述cmp工艺仿真的仿真数据对比，根据对比结果对所述特征提取单元的参数和cmp模拟单元的参数进行调整。

与现有技术相比，本发明的技术方案具有以下优点：

1、先为芯片版图中任一窗格外延出其周围的多个虚拟窗格，再对该窗格及其虚拟窗格进行特征参数提取和权重分配，从而利用该窗格及其虚拟窗格的特征参数提取和权重分配来获得该窗格的等效特征参数，从而对于所述芯片版图内任一窗格，既考虑了一定区域内其周围环境对其的影响，又避免了现有技术中由于单单关注该窗格而产生偏差并导致模拟结果精度较低的问题，最终总体上提高了cmp仿真的精度，保证了集成电路的良率。

2、进一步地设置每个所述虚拟窗格的大小均不超出关注的所述窗格周围的芯片版图上的窗格，从而关注在窗格周围最直接影响窗格的等效特征计算的区域面积，大大减少了计算量，提高了特征提取速度，进而提高了cmp仿真速度，最终缩短了集成电路的出品周期。

3、虚拟窗格的设置还在一定程度上减少了结果输出的错误cmp热点信息，保证了cmp工艺仿真的准确性。

附图说明

图1是现有技术中提取芯片版图特征的窗格结构示意图；

图2是本发明具体实施例的提取芯片版图特征的方法流程图；

图3a和3b是图2所示方法中提取芯片版图特征的窗格结构示意图；

图4是本发明具体实施例的cmp仿真方法流程图；

图5是本发明具体实施例的cmp仿真系统结构示意图。

具体实施方式

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。

请参考图2，本发明提出一种提取芯片版图特征的方法，包括：

s1，读取待处理的芯片版图，将芯片版图划分成多个窗格；

s2，对于芯片版图内任一窗格，先在所述窗格的周围外延出多个虚拟窗格；

s3，提取所述窗格以及每个虚拟窗格的特征参数；

s4，为所述窗格以及每个虚拟窗格分配相应的权重；

s5，利用所述窗格以及每个虚拟窗格的特征参数和所述权重，计算所述窗格的等效特征参数。

芯片版图结构中通常包括一些不同种类的测试结构以及一些真实版图设计结构和其它不同线宽与密度组合结构，这些结构中往往还包含很多长度、宽度、密度不同的结构模块，因此对一个芯片版图进行工艺模拟时，版图划分和特征参数提取的精确性显得尤为重要，后续的所有工艺模拟过程都是基于划分的窗格和所提取的特征参数进行，而不同的版图划分方法和不同的特征参数提取方法，会导致不同的模拟结果。如果采用不合理的版图划分方法和特征参数提取方法，就将会增加后续模拟过程的复杂度，并降低工艺模拟结果的精度。下面以模拟cmp工艺前的芯片版图特征提取为例，来详细说明本发明的提取芯片版图特征的方法。

在步骤s1中，首先将具有层次化结构的芯片版图进行展平，具体地可以按照集成电路制造工艺中的金属层，如第一金属层m1至第八金属层m8，依次展开，展平的原则是遍历物理版图数据，保留金属图形数据，金属层号相同的图形放在同一个集合之内，而金属层号不同的图形放在不同的集合之内，由此可以获得8张子芯片版图，进而获得一张完整的芯片版图。然后，可以根据所述芯片版图的技术节点以及待模拟工艺的要求，对所待处理的芯片版图进行窗格 划分，将所述芯片版图划分成多个窗格单元。例如在纳米级集成电路物理设计过程中，芯片版图的铜层金属互连结构具有相似的几何布局特征，为了减小计算量，提高版图划分效率和提取版图特征的速度，可以根据待模拟的工艺(例如cmp工艺)要求来设定一纳米级固定大小的窗格，然后从所述芯片版图的起点开始，采用该纳米级固定大小的窗格(例如是正方形的窗格)对芯片表面的版图进行顺序划分，并将窗格中的所有结构等效为矩形(特别是一些非矩形的互连结构)，并进一步将在某些位置的窗格的大小稍作调整，例如芯片版图的边界位置的窗格，由此最终形成一张n行×m列格点构成的窗格版，每个窗格具有自己的变化和处理顺序。其中，所述固定大小的窗格的尺寸需要根据所述芯片版图的工艺技术节点做相应的选择和调整，即需要与所述芯片版图的工艺技术节点相适配。例如，所述芯片版图的工艺技术节点在20nm以下时，所述固定大小的窗格的尺寸可以选取为10nm*10nm；所述芯片版图的工艺技术节点在20nm以上时，所述固定大小的窗格的尺寸可以选取为20nm*20nm。需要说明的是，在实际应用过程中，窗格的形状不仅限于方形或矩形，也可根据需要将版图划分为其它形状的窗格，例如圆形，并且所划分的各个窗格的尺寸可以不同。窗格的尺寸可以根据芯片版图不同区域的高低起伏来进行一定的选择，一般选取窗格尺寸的原则是：不小于版图的cmp平坦化长度；所谓平坦化长度是指芯片加工工艺线的cmp实验测试测得的不同图形之间平坦性的影响的最小尺寸，简单来说就是，可以认为在以平坦化长度为尺寸的区域内版图图形近似平坦；为了保证所提取的版图图形特征的精确度，窗格的划分尺寸优选的小于或等于芯片版图的平坦化长度。

由于cmp工艺存在邻近效应，即芯片版图中任一窗格cmp后的实际效果会受到该窗格周围图形特征的影响，因此，在提取每个窗格的等效特征参数时需要考虑每个窗格周围的图形特征对于该窗格的影响，步骤s2至s5所示的过程考虑了该邻近效应，最终精确提取出了每个窗格的等效特征参数。

其中，在步骤s2中，根据所述芯片版图的技术节点以及待模拟工艺的参数要求，选取了对每个窗格影响最大的紧要区域来作为窗格等效特征参数计算时的参考，即在每个窗格周围外延出多个邻接该窗格的虚拟窗格作为计算用的参考，以在减少计算量的同时保证等效特征参数的提取精度。在为每个窗格外延虚拟窗格时，优选地，通过在芯片版图范围内横向位移、纵向位移所述窗格的 各边，来外延出围绕在该窗格周边的虚拟窗格。当所述窗格位于所述芯片版图的内部区域时，请参考图3a，以所述窗格为中心，以所述窗格的各边延长线为虚拟窗格的分界线，在所述窗格的左、右、上、下四个边外侧外延出8个虚拟窗格；当所述窗格位于所述芯片版图的边界时，请参考图3b，向所述芯片版图的内部方向外延出所述窗格周围的多个虚拟窗格。外延出的每个所述虚拟窗格的大小均不超出所述窗格周围的芯片版图上的窗格，位于所述窗格的顶角位置的虚拟窗格的边长为所述窗格的1/4～3/4。具体地，在图3a所示的实施例中，步骤s1后的芯片版图为二维平面图形，被划分为多行多列的窗格结构，在步骤s2中为芯片版图内部区域的任一窗格10(即图2中的窗格i)外延了8个虚拟窗格，具体是：窗格10的上、下边沿y轴向上、向下分别平移1/2边长，窗格10的左、右边沿y轴向左、向右分别平移1/2边长，从而得到一个与窗格10形成相似的虚拟区域11，虚拟区域11包围窗格10，窗格10的各个边的延长线划分该虚拟区域11为8个小的虚拟窗格110、111、112、113、114、115、116、117。在计算窗格10的等效特征参数时，将这8个虚拟窗格对窗格10的影响一并考虑在内，即在步骤s3中需要同时提取8个虚拟窗格和窗格10的特征参数，包括特征图形的长度、线宽、周长、面积、密度及间距中的至少一种；接着在步骤s4中为8个虚拟窗格和窗格10设置(分配)用于计算窗格10的等效特征参数的权重，各个虚拟窗格的权重可以是0.25、0.5、1或者0～1中的任一数值。该权重的分配原则可以根据步骤s3中提取出的窗格10以及每个虚拟窗格的特征参数来设置，也可以根据预先统计出的芯片版图中所有窗格的特征参数范围来设置，还可以根据每个虚拟窗格中包含的特征结构的数量来设置。在步骤s5中可以根据步骤s3中提取出的窗格10以及每个虚拟窗格的特征参数以及步骤s4中分配的权重来进行加权平均计算，获得窗格10的等效特征参数。遍历芯片版图的所有窗格，可以获得芯片版图的所有窗格的等效特征参数，这些特征参数可以直接用于后续的工艺模拟过程。在图3b所示的实施例中，对于位于芯片版图边界的最下角区域的窗格10a，步骤s2向芯片版图的内部方向为窗格10a外延出3个包围窗格10a的虚拟窗格110a、111a、112a，步骤s3至步骤s5将结合3个虚拟窗格的特征参数来最终获得窗格10a的等效特征参数。

依照步骤s2至s5的过程遍历芯片版图上所有的窗格，可以提取出芯片版图上所有的窗格的等效特征参数，以待后续步骤使用。用作后续工艺模拟使用。

需要说明的是，芯片版图中的每个窗格的多个虚拟窗格相对该窗格的位移可以不尽相同。芯片版图中的相邻窗格的虚拟窗格可以有重复的部分，由此实现图形特征的一次提取，多次利用，提高等效特征参数的计算效率。芯片版图中的相邻窗格的虚拟窗格也可以完全重复，由此限制每个虚拟窗格的大小，从而降低在对虚拟窗格进行图形特征提取过程中的计算复杂度，提高芯片版图图形特征提取的整体效率。

由上所述，本发明提供的提取芯片版图特征的方法，先为芯片版图中每个窗格外延出其周围的多个虚拟窗格，再对该窗格及其虚拟窗格进行特征参数提取和权重分配，从而利用该窗格及其虚拟窗格的特征参数提取和权重分配来获得该窗格的等效特征参数，从而对于所述芯片版图内任一窗格，既考虑了一定区域内其周围环境对其的影响，又避免了现有技术中由于单单关注该窗格而产生偏差并导致模拟结果精度较低的问题，最终总体上提高了cmp仿真的精度，保证了集成电路的良率。进一步地设置每个所述虚拟窗格的大小均不超出关注的所述窗格周围的芯片版图上的窗格，从而关注在窗格周围最直接影响窗格的等效特征计算的区域面积，大大减少了计算量，提高了特征提取速度。

请参考图4，本发明还提供一种cmp仿真方法，包括：

s41，版图划分及特征提取步骤：采用上述之一的提取芯片版图特征的方法来提取一待模拟的芯片版图的等效特征参数；

s42，cmp模拟步骤：选取一cmp模型，将所述等效特征参数作为所述cmp模型的参数进行cmp工艺仿真；

s43，结果输出步骤：输出所述cmp工艺仿真的仿真数据；

s44，测试校准步骤：获取所述芯片版图对应的测试芯片的cmp工后的实验数据，将所述实验数据与所述cmp工艺仿真的仿真数据对比，根据对比结果对所述版图划分及特征提取步骤和cmp模拟步骤进行调整。

步骤s41的具体过程请参考图2所示的步骤s1至s5，按照步骤s1至s5，读取待cmp工艺模拟的芯片版图的版图数据，并对芯片版图进行窗格划分，提取到芯片版图中所有窗格的等效特征参数，即cmp工艺模拟所需要的数据，在此不再赘述。

步骤s42中，从cmp仿真系统中选取合适的cmp模型，将步骤s41获得 的各个窗格的等效特征参数自动输入到该cmp模型中，对每个窗格进行cmp工艺仿真，从而得到芯片的表面高度、金属碟形和介质侵蚀等。

步骤s43中，进行cmp仿真结果输出，即将cmp模拟得到的表面高度、金属碟形和介质侵蚀等输出到其他软件(如热点分析工具和寄生参数提取工具等)进行后续处理。对于热点分析，首先进行有效cmp热点检测，例如根据每个窗格中的图形特征的表面高度的变化程度大小获得变化程度超过一定范围的图形特征作为有效cmp热点，然后根据窗格信息将各个有效cmp热点的表面高度、金属碟形和介质侵蚀等数据输出，最终形成整个芯片版图的有效cmp热点的图表。经过仿真测试发现，利用虚拟窗格来获得精度较高的窗格等效特征参数，在cmp工艺仿真后输出的错误cmp热点信息大大减少，cmp工艺仿真的准确性大大提高。

步骤s44中，利用待模拟的芯片版图及其制作工艺条件制备出相应的测试芯片，对所述测试芯片进行cmp工艺，记录所述测试芯片cmp工艺后的实验数据，将该实验数据与步骤s43中输出的仿真数据进行对比，然后根据对比结果对所述版图划分及特征提取步骤和cmp模拟步骤进行调整，包括：

在版图划分及特征提取步骤中，对外延出多个虚拟窗格时的外延参数进行调整或对所述权重进行调整；和/或(即方案二选一或者两者兼具)，

在cmp模拟步骤中，调整所述cmp模型的参数或者更换新的cmp模型。

需要说明的是步骤s44中的“获取所述芯片版图对应的测试芯片的cmp工后的实验数据”的顺序不限定于在cmp工艺仿真方法的最后阶段完成，可以在步骤s41至s44的任何步骤之前或之后完成。

请参考图5，本发明还提供一种cmp仿真系统，包括：

版图划分单元51，用于读取待模拟的芯片版图，并对芯片版图进行窗格划分，形成多个窗格；

特征提取单元52，连接所述版图划分单元51，用于根据上述之一的提取芯片版图特征的方法来提取所述芯片版图的等效特征参数；

cmp模拟单元53，连接所述特征提取单元52，用于提供多种cmp模型，并将所述等效特征参数作为所述cmp模型的参数进行cmp工艺仿真；

结果输出单元54，连接所述cmp模拟单元53，可以包括显示屏等单元，用于输出所述cmp工艺仿真的仿真数据。

其中，版图划分单元51中划分的窗格可以为方形、矩形、圆形或者椭圆形等。

所述特征提取单元52包括：

虚拟窗格生成模块521，用于为所述芯片版图上的任一窗格外延出在所述窗格周围的多个虚拟窗格；

特征参数提取模块522，用于提取所述窗格以及每个虚拟窗格的特征参数；

权重分配模块523，用于为所述窗格以及每个虚拟窗格分配相应的权重；以及，

等效特征计算模块524，用于根据所述窗格以及每个虚拟窗格的特征参数和所述权重，计算所述窗格的等效特征参数。

本实施例中，所述的cmp仿真系统还包括校准调整单元55，用于获取所述芯片版图对应的测试芯片的cmp工后的实验数据，将所述实验数据与所述cmp工艺仿真的仿真数据对比，根据对比结果对所述特征提取单元的参数和cmp模拟单元的参数进行调整。

本发明实施例所提供的cmp工艺仿真方法及系统，在对芯片版图划分的窗格进行等效特征参数提取时，充分考虑了cmp工艺中芯片版图的窗格之间的邻近效应，将每个窗格周围外延出的虚拟窗格区域内的图形特征参数与该窗格自身的图形特征参数进行加权平均，提高了每个窗格的等效特征参数的提取精度，从而实现了芯片版图表面形貌的准确预测，提高了cmp工艺仿真的准确性，效率较高，降低了集成电路的研发成本。

此外，由于本发明实施例所提供的技术方案中，虚拟窗格的尺寸可以进行优化设置，从而可以直接忽略窗格周围的影响较小的区域，只选取紧要区域参与计算，能在一定程度上减少结果输出时的错误cmp热点检测，保证了cmp工艺仿真的准确性，简单可靠，计算复杂度明显降低，计算效率有效提高，能够满足正确预测cmp工艺后芯片表面形貌的要求,特别适用于工艺相对成熟、工艺稳定性高的芯片代工工厂与电路设计人员的设计参考流程，和新一代纳米芯片设计的物理设计开发流程，从而大大缩短集成电路的出品周期，加速产品上市时间。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其 等同技术的范围之内，则本发明也意图包含这些改动和变型在内。