本申请要求于2017年3月23日提交的法国专利申请no.1752384的优先权，其公开内容通过引用以法律允许的最大限度整体并入于此。
实施例涉及人工智能，具体地涉及在作为“深度学习”而对于本领域技术人员所知的背景下创建神经元的网络。更精确地，实施例涉及模拟神经元行为的集成电子电路，并且更具体地涉及这样的电路的不应电路的结构。
背景技术：
生物神经元包括多个部分，多个部分具体地包括：传递电输入信号的一个或多个树突；神经元的胞体或体细胞，以其细胞膜的内部和外部之间的电位差的形式积累输入信号；以及被配置为当细胞膜的外部和内部之间的电压达到某个阈值时，传递输出信号或动作电位的轴突。在生物神经元中，如果在细胞膜的内部和外部之间没有实现电平衡，则通过细胞膜发生电泄漏。
人工神经元应当模仿生物神经元的操作，因此能够接收输入信号、对该输入信号进行积分、以及当经积分的信号达到阈值时，以一个或多个电压尖峰的形式发射输出信号。
在人工神经元网络领域，首字母缩略词lif(“leakyintegrate-and-fire”)表示人工神经元的简单行为模型，其中人工神经元接收和累积输入信号，直到超过阈值，超过该阈值，人工神经元发射输出信号。
该模型具体考虑到神经元通过神经元的细胞膜的电泄漏。
神经元可以接收一系列连续的电流尖峰，直到生成输出电流尖峰，或者在输入处接收连续的信号，并在输出处生成一连串电流尖峰。
此外，还观察到，紧接在轴突传递动作电位之后，神经元具有所谓的不应期或抑制期，在不应期或抑制期期间，神经元被抑制。
因此应当在人工神经元中复制该不应期或抑制期，以尽可能接近生物神经元的操作。
存在根据lif模型创建人工神经元的解决方案，所述人工神经元使得可以实现不应期，包括例如数十个大尺寸的组件。
在人工智能领域中的应用(例如但不限于大脑活动的模拟)需要创建包括非常大量(通常为十亿级)的人工神经元的网络。因此，使用尺寸减小的集成电路将是非常有利的。
存在使用更小尺寸的神经元并可以实现更高的操作速度的解决方案，但是这些解决方案需要实现特定的制造方法。
技术实现要素：
在一个实施例中，提出了一种人工神经元，该人工神经元使得能够实现不应期并且具有有限的不应电路表面积，其中可以使用常规cmos制造方法有利地制造这样的人工神经元。
根据一个方面，一种集成人工神经元器件包括：被配置为接收至少一个输入信号的输入节点；被配置为传递至少一个输出信号的输出节点；被配置为传递至少一个参考信号的参考节点；被配置为接收电源电压的电源节点；被配置为接收和积分所述至少一个输入信号并传递经积分的信号的积分器电路；发生器电路，被配置为接收经积分的信号、并且当经积分的信号超过阈值时，传递输出信号。
器件还包括不应电路，不应电路被配置为在由发生器电路传递所述至少一个输出信号之后，在抑制持续时间内抑制积分器电路，不应电路包括第一mos晶体管，第一mos晶体管具有耦合到输入节点的第一电极、耦合到参考节点的第二电极以及通过第二mos晶体管连接到所述输出节点的栅极。第二mos晶体管具有耦合到所述电源节点的第一电极、耦合到第一mos晶体管的栅极的第二电极以及耦合到输出节点的栅极。不应电路还包括耦合在电源节点、参考节点和第二mos晶体管的栅极之间的电阻电容电路，所述抑制持续时间取决于所述电阻电容电路的时间常数。
因此，包括不应电路的神经元器件的行为甚至更接近生物神经元的行为。
此外，使用减少数量的组件使得减小不应电路的表面积成为可能。
电阻电容电路可以包括：具有第一电极的电容器，第一电极耦合在所述电源节点和第一mos晶体管的栅极之间；以及耦合在第二mos晶体管的栅极和参考节点之间的电阻器。
电容器有利地是mos电容器。
根据另一方面，提出了包括人工神经元的网络的集成电路，人工神经元网络包括诸如前述的多个器件。
附图说明
本发明的其他优点和特征将在详细阅读完全非限制性的实施例和附图的详细描述时将变得显而易见，其中：
图1从电学的角度示意性地示出了集成的人工神经元器件；以及
图2示出了包括图1所示的人工神经元网络的集成电路。
具体实施方式
图1从电学的角度示意性地示出了在半导体衬底中和半导体衬底上制造的集成的人工神经元器件dis，半导体衬底可以是体材料衬底或绝缘体上硅类型的衬底，并且特别地被配置为实现lif神经元模型。
因此，在这种情况下，神经元器件dis的操作类似于生物神经元的操作。
器件dis包括被配置为接收输入信号se的输入节点be、被配置为传递输出信号ss的输出节点bs、以及被配置为接收参考电压(在该情况下是接地)的参考节点br。
输入信号可以来自单个源，或者是源自节点be处的不同源的多个不同信号的组合。
器件dis还包括：积分器电路1，被配置为接收和积分输入信号se并传递经积分的输入信号si；以及发生器电路2，被配置为当经积分的信号达到阈值(或“触发阈值”)时，传递输出信号ss。
积分器电路1和发生器电路2可以各自包括可以根据现有技术的任何结构布置的一个或多个组件，例如在以下文档中描述的组件：
xinyuwu等人“acmosspikingneuronfordensememristor-synapseconnectivityforbrain-inspiredcomputing”,2015internationaljointconferenceonneuralnetworks(ijcnn),killarney,2015,pp.1-6,doi:10.1109/ijcnn.2015.7280819(通过引用并入本文)，或
indiverig.等人“neuromorphicsiliconneuroncircuits”,front.neurosci.5:73.10.3389/fnins.2011(通过引用并入本文)，或
于2107年3月23日提交的法国专利申请no.1752383的法国申请(通过引用并入本文)。
神经元器件dis还包括：不应电路3，被配置为在抑制时间段内抑制积分器电路1；以及电源节点bv，被配置为接收电源电压vdd，例如，在该情况下为1伏的电压。
具体地，已经观察到，在通过神经元的轴突传递动作电位之后，生物神经元被抑制一段时间。
因此，该不应电路3的目的是使神经元器件dis的操作更接近于生物神经元的操作。
不应电路3包括第一晶体管ts1，第一晶体管ts1具有耦合到输入节点的第一电极(在这种情况下为漏极ds1)，并且具有耦合到参考节点的第二电极(在这种情况下为源极ss1)。
第一晶体管ts1的栅极gs1被耦合到公共节点n。
第二晶体管ts2具有：耦合到输出节点bs的栅极；耦合到电源节点bv的第一电极(在这种情况下是漏极ds2)；以及耦合到公共节点n的第二电极(在这种情况下是源极ss2)。
根据针对发生器电路2所选择的结构，电压ss(输出信号)的值可以不同。此外，根据情况，晶体管ts2的栅极可以被直接耦合到节点bs，或者借助于常规电压调节电路间接耦合到节点bs，使得输出信号ss的特性与晶体管ts2的特性兼容。
电容器cs被耦合在电源节点bv和公共节点n之间。电容器cs在这种情况下是具有例如1平方微米的表面积的mos电容器。
电阻器rs(例如，在这种情况下是实际上可以由导通状态的mos晶体管创建的一千兆欧姆的电阻器)被耦合在公共节点n和参考节点br之间。
因此，在操作中，在输出节点上出现电压尖峰之前，电容器cs被充电，并且其节点两端的电压等于电压vdd。
因此，公共节点n的电位为零，并且第一晶体管ts1的栅极未被偏置。
在输出节点上存在电流尖峰的情况下，第二晶体管的栅极gs2偏置，并且第二晶体管ts2变为导通。
因此，第一晶体管ts1的栅极通过第二晶体管ts2被偏置在电压vdd处，并且因此第一晶体管ts1变为导通，从而将电容器cs短路。
公共节点n的电位以及因此的第一晶体管ts1的栅极gs1的电位被偏置在电源电压vdd处，并且第一晶体管ts1变为导通，从而使积分器电路1短路。
一旦输出节点上的电流尖峰已经通过，第二晶体管ts2再次断路，电容器cs的节点两端的电压逐渐增大，并且因此公共节点的电位逐渐减小，直到电容器被完全充电时达到零值。
当公共节点的电位达到低于第一晶体管的触发阈值的值时，第一晶体管再次断路。
因此，不应电路对积分器电路的抑制在抑制持续时间内发生，抑制持续时间取决于电容器cs通过电阻器rs充电的速度。
因此，抑制持续时间取决于包括电阻器rs和电容器cs的电阻电容电路的时间常数。
这样的不应电路的结构相对于现有技术的不应电路是有利的，因为它具有减少数量的组件，并且因此使得可以获得表面积小于2平方微米的不应电路。因此，通过指示，对于28纳米cmos技术，不应电路的表面积为2平方微米的量级。
根据图2所示的一个实施例，可以具有包括人工神经元网络的集成电路ci，人工神经元网络包括根据前面结合图1描述的一个或多个实施例的、通过其输入或输出节点耦合到彼此的多个神经元器件。