保护负载元器件的自分流拓扑电路的制作方法
【专利摘要】本发明公开了一种保护负载元器件的自分流拓扑电路，包括两晶体三极管Q1、Q2和四电阻R1、R2、R3、R4，电阻R1和R2串联后并接于负载电阻两端；晶体三极管Q1的集电极通过电阻R4接负载电阻高电位端，Q1的发射极接负载电阻低电位端，Q1的基极接于电阻R1和R2之间；晶体三极管Q2的集电极通过电阻R3接负载电阻高电位端，Q2的发射极接负载电阻低电位端，Q2的基极连接于晶体三极管Q1的集电极和电阻R4之间。在干扰电流出现时，电路自动分流，使干扰电流大部分从自分流电路流过，从而避免负载受到过大的干扰电流冲击；当为正常工作电流时，自分流电路将解除保护状态，从而不影响负载元器件正常工作。
【专利说明】
保护负载元器件的自分流拓扑电路
技术领域
[0001]本发明涉及基于恒流源为负载元器件做功的应用，具体涉及一种保护做功负载元器件的自分流保护电路，属于电子电路技术领域。
【背景技术】
[0002]某些负载元器件需要使用恒流源作为工作电源，例如通过大电流做功使负载电阻瞬间发热产生高温，以驱动需要高温响应的快速响应单元。在恒流源作为工作电源的电路中，理想情况下应该是电源开启，负载响应工作；电源断开，负载停止工作。但电路在实际工作中，由于存在某些干扰信号，如复杂的电磁及微波环境，这些复杂的环境将刺激电子回路产生干扰电流，即使电源断开，负载元器件上也可能还会有干扰电流流过，当该干扰电流大到一定程度并经历一段时间时(国军标要求，负载必须承受2A以内的干扰电流达十分钟)，负载将被误触发，使之发生误动作或者损坏，影响系统的可靠性。
【发明内容】
[0003]针对现有技术存在的上述不足，本发明的目的在于提供一种保护负载元器件的自分流拓扑电路，本保护电路能够识别正常电流和干扰电流，在干扰电流出现时，能够自动分流，使干扰电流大部分从自分流电路流过，从而避免负载受到过大的干扰电流冲击而产生误动作或误触发；当负载元器件需要正常电流工作时，自分流电路将解除保护状态，从而不影响负载元器件正常工作。
[0004]本发明的技术方案是这样实现的:
保护负载元器件的自分流拓扑电路，包括两晶体三极管Q1、Q2和四电阻R1、R2、R3、R4，电阻Rl和R2串联后并接于负载电阻两端；晶体三极管Ql的集电极通过电阻R4接负载电阻高电位端，晶体三极管Ql的发射极接负载电阻低电位端，晶体三极管Ql的基极接于电阻Rl和R2之间；
晶体三极管Q2的集电极通过电阻R3接负载电阻高电位端，晶体三极管Q2的发射极接负载电阻低电位端，晶体三极管Q2的基极连接于晶体三极管Ql的集电极和电阻R4之间。
[0005]电阻Rl、R2、R3、R4的阻值满足以下要求，电阻Rl和R2的阻值之和》负载电阻RL的阻值;电阻R4的阻值》负载电阻RL的阻值;电阻R3的阻值略小于负载电阻RL的阻值。
[0006]在电阻R2的两端并接有电容Cl。
[0007]与现有技术相比，本发明具有如下有益效果:
本拓扑电路使用时，直接通过电阻R1、R2并联在受保护的负载元器件(即负载电阻)RL两端。本发明工作时考虑了两个设定值，即a和b，设定值b明显小于正常工作电流，设定值a明显高于干扰电流，当大于设定值a时，即可认为是正常工作电流。当恒流源出来的电流大于设定值b小于设定值a时，可以判断其不属于正常的工作电流，定义为电路干扰电流，但又可能触发负载，本电路自动对负载进行分流保护，使负载电阻上分担的电流大大减小到能够承受的电流范围内，这样就可以防止负载误触发或者损坏；当恒流源出来的电流大于设定值a时，由于其设定值明显高于干扰电流(例如国军标规定的2A电流)，即干扰电流不会有这么大，说明属于正常的工作信号，此时电路的分流保护功能自动断开，电流能够正常通过负载，使负载能够快速地进行响应。
[0008]本发明属于自动分流保护，不会影响负载正常工作，两设定值可以根据具体电路进行不同的设定。同时本保护负载元器件的自分流拓扑电路不需要任何附加电源，等同于一个无源器件使用，仅仅利用元器件及电路自身结构特点实现，结构简单，工作可靠。其响应速度达纳秒级，远远超过任何无源器件。
【附图说明】
[0009]图1-本发明拓扑电路图。
[0010]图2-未加本保护拓扑电路的实际工作电路示意图。
[0011 ]图3-本电路与电源+负载配合线路图。
[0012]图4-分流状态的等效图。
[0013]图5-解除分流状态时的正常工作等效图。
[0014]图6-本发明输入电流与分流电流曲线图。
【具体实施方式】
[0015]下面结合附图和【具体实施方式】对本发明作进一步详细说明。
[0016]图1是本发明的拓扑电路图，它无需任何附加电源，直接并联在负载元器件两端即可实现自动分流，等同于无源器件使用。没有本保护电路的实际工作效果图见图2，电路中任何电流都必须流过负载电阻RL，极易受到干扰电流产生误动作。本保护负载元器件的自分流拓扑电路并联到工作线路后的等效线路见图3。本发明为了实现干扰情况下对负载元器件RL的保护，自分流电路包括两晶体三极管Ql、Q2和四电阻Rl、R2、R3、R4，电阻Rl和R2串联后并接于负载电阻RL两端；晶体三极管Ql的集电极通过电阻R4接负载电阻RL高电位端，晶体三极管Ql的发射极接负载电阻RL低电位端，晶体三极管Ql的基极接于电阻Rl和R2之间。
[0017]晶体三极管Q2的集电极通过电阻R3接负载电阻RL的高电位端，晶体三极管Q2的发射极接负载电阻RL的低电位端，晶体三极管Q2的基极连接于晶体三极管Ql的集电极和电阻R4之间。
[0018]在电阻R2的两端并接有电容Cl。通过电容Cl充电放电可以提高Ql的响应速度。
[0019]电阻則、!?2、1?、1?4的阻值满足以下要求，电阻1?1和1?2的阻值之和》负载电阻此的阻值;电阻R4的阻值》负载电阻RL的阻值;电阻R3的阻值略小于负载电阻RL。
[0020]本发明电阻R1、R2构成分压电阻，改变电阻R1、R2大小可以调节R1、R2之间的电压Ul(即晶体三极管Ql的基极电压)，U1= U *R2/(R1+R2)，其中U为RL两端的电压。
[0021]当负载电阻RL两端的电压经R1、R2分压未达到晶体管Ql开启阈值前，晶体三极管Ql处于截止状态、晶体三极管Q2处于导通状态时，此时本拓扑电路处于分流保护状态，由于电阻R3阻值略小于并联端的受保护负载元器件RL，R3将比RL分流更多电流。
[0022]当晶体三极管Ql的基极电压达到开启条件时，Ql处于导通状态、Q2截止，由于R4》受保护的负载电阻RL，此时受保护状态解除，几乎所有电流都流过RL。晶体三极管Ql的基极电压是否达到开启条件由Rl和R2的比值决定，它根据不同的应用场合而设定。
[0023]由于负载元器件处于恒流源工作模式下，故负载电阻RL两端的电压跟恒流源出来的电流Is直接正相关，因此晶体三极管Ql截止还是导通在R1、R2确定的情况下可以通过恒流源出来的电流Is进行判断。为此，本发明根据恒流源出来的电流Is是正常工作电流还是可以使负载元器件误动作的干扰电流进行了两个电流阈值(设定值)的考虑，即设定值a和b，并通过Rl、R2分压设计使晶体管Ql、Q2按需要处于导通或者截止状态，从而实现分流或者不分流。电流设定值b明显小于正常工作电流，但又可能触发负载;设定值a明显高于干扰电流。设定值a和b将电流分为三个区间，①当大于设定值a时，即可认为是正常工作电流;②当大于设定值b小于设定值a时，可以判断其不属于正常的工作电流，定义为电路干扰电流，本电路自动对负载进行分流保护;③由于小于设定值b的电流对负载电阻RL不起任何作用，忽略小电流的存在。当电流处于第二个区间时，即恒流源出来的电流Is的电流大于设定值b小于设定值a(如大于0.7A小于2A)的时候，自分流拓扑电路开始自动分流，电流由负载RL和R3共同分担，即Is= IRL + 1，此时负载RL得到有效保护。其等效电路见图4。
[0024]当电流处于第一个区间时，即恒流源出来的电流Is的电流值大于设定值a(如大于2A)
的时候，自分流拓扑电流工作截止，由于此时等效的电阻》RL，其绝大部分电流通过负载RL，使负载能够充分响应，此时Is?IRL。其等效电路见图5。图5中由于R1、R2、R4远远大于RL，在Ql导通Q2截止的情况下，其电阻值R1、R2、R4可忽略不计，R3因Q2截止(Q2内阻远远大于RL)也可忽略不计。自分流电路输入电阻以Ri表示。
[0025]图6为本发明并联到实际工作电路后，恒流源出来的电流与分流电流关系曲线图。图中Is指的恒流源出来的总电流;1指分流拓扑电路所分担的电流;a指分流拓扑电路启动分流的阈值电流;b指分流拓扑电路解除分流的阈值电流。
[0026]根据不同情况，如负载元器件的触发电流大小不同，上述两处设定值可以进行不同的设置。
[0027]本发明的自分流电路和传统上的脉冲干扰抑制不同，传统的脉冲干扰抑制一般是指把较大的、对电路有损坏的电流电压脉冲干扰减小或者消除。本发明的原理是:脉冲干扰信号在小于设定值的情况下对保护性负载元器件进行保护分流，防止保护性负载元件提前触发或者损坏，在脉冲干扰信号大于设定值的情况下断开分流保护效果，使保护性元器件充分并快速的进行响应。
[0028]最后需要说明的是，本发明的上述实例仅仅是为说明本发明所作的举例，而并非是对本发明的实施方式的限定。尽管
【申请人】参照较佳实施例对本发明进行了详细说明，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其他不同形式的变化和变动。这里无法对所有的实施方式予以穷举。凡是属于本发明的技术方案所引申出的显而易见的变化或变动仍处于本发明的保护范围之列。
【主权项】
1.保护负载元器件的自分流拓扑电路，包括两晶体三极管Q1、Q2和四电阻R1、R2、R3、R4，电阻Rl和R2串联后并接于负载电阻两端；晶体三极管Ql的集电极通过电阻R4接负载电阻高电位端，晶体三极管Ql的发射极接负载电阻低电位端，晶体三极管Ql的基极接于电阻Rl和R2之间; 晶体三极管Q2的集电极通过电阻R3接负载电阻高电位端，晶体三极管Q2的发射极接负载电阻低电位端，晶体三极管Q2的基极连接于晶体三极管Ql的集电极和电阻R4之间。2.根据权利要求1所述的保护负载元器件的自分流拓扑电路，其特征在于:电阻R1、R2、R3、R4的阻值满足以下要求，电阻Rl和R2的阻值之和》负载电阻RL的阻值；电阻R4的阻值》负载电阻RL的阻值;电阻R3的阻值略小于负载电阻RL的阻值。3.根据权利要求1所述的保护负载元器件的自分流拓扑电路，其特征在于:在电阻R2的两端并接有电容Cl。
【文档编号】H02H9/02GK105932653SQ201610413714
【公开日】2016年9月7日
【申请日】2016年6月14日
【发明人】戴祖兵, 袁杰, 杨安智
【申请人】重庆万道光电科技有限公司