控制系统及其控制方法与流程

本发明关于一种控制系统及其控制方法，尤指对应于时脉讯号的变化而储存资料的控制系统及其控制方法。

背景技术：

于伺服器控制领域，目前常使用微处理器(mcu)、可程序化系统单晶片(psoc)等功能单元作为串列通用型输入输出(serialgeneralpurposeinput/output，sgpio)的介面的解码器单元。所述的串列通用型输入输出介面的讯号来源或资料来源常为平台路径控制器(platformcontrollerhub，pch)或容错式磁碟阵列(redundantarrayofindependentdisks，raid)。

由于各种平台路径控制器及各种容错式磁碟阵列，其串列通用型输入输出的频率可能相异，故实用上须先侦测所使用的平台路径控制器及容错式磁碟阵列的组态(configuration)，再据以手动设定所使用的解码器单元，后续解码器单元才可控制显示灯号，从而显示正确的操作灯号，以利工程人员判读。

上述作法因涉及手动设定，故会导致额外的工作流程及操作成本，且易于发生人为操作的疏失，此外，所使用的平台路径控制器、容错式磁碟阵列、解码器单元等，必须相互配合设计，从而导致更高的设计需求，也不易扩充元件的数量。

技术实现要素：

实施例提供一种控制系统的控制方法，包含当一时脉讯号由一第一位准转为一第二位准时，根据一暂存指标将一输出资料储存于一程序单元的一记忆体；当该时脉讯号由该第二位准转为该第一位准时，根据该暂存指标将一输入资料储存于该记忆体；及在该输出资料及该输入资料储存于该记忆体后，更新该暂存指标；其中该输出资料经由一串列通用型输入输出汇流排传至该程序单元，且该输入资料经由该串列通用型输入输出汇流排传至一主单元。

另一实施例提供一种控制系统，包含一主单元、一串列通用型输入输出汇流排及一程序单元。该主单元用以输出一时脉讯号，一输入资料及接收一输出资料。该串列通用型输入输出汇流排耦接于该主单元，用以传输该时脉讯号、该输入资料及该输出资料。该程序单元耦接于该串列通用型输入输出汇流排，用以接收该时脉讯号、该输入资料及输出该输出资料，该主单元包含一记忆体，用以储存该输入资料及该输出资料。其中，当该时脉讯号由一第一位准转为一第二位准时，该输出资料根据一暂存指标储存于该记忆体；当该时脉讯号由该第二位准转为该第一位准时，该输入资料根据该暂存指标储存于该记忆体；且当该输出资料及该输入资料储存于该记忆体后，该暂存指标会被更新。

附图说明

图1是实施例中，控制系统的示意图。

图2是图1的控制系统的各讯号及资料的协定波形图。

图3是图1的控制系统的控制方法的流程图。

符号说明：

100控制系统

110主单元

120串列通用型输入输出汇流排

130程序单元

135记忆体

140发光二极体灯号

sck时脉讯号

sl载入讯号

do、do1、do2输出讯号

di、di1、di2输入讯号

bp暂存指标

l1第一位准

l2第二位准

fe下降缘

re、e1、e2上升缘

le致能位准

ld失能位准

300控制方法

320至360步骤

具体实施方式

图1是实施例中，控制系统100的示意图。图2是控制系统100的各讯号及资料的协定(protocol)波形图。

控制系统100包含主单元110、串列通用型输入输出汇流排120及程序单元130。控制系统100可为伺服器系统的一部分，用以控制串列通用型输入输出的介面。主单元110可用以输出时脉讯号sck、载入讯号sl及输出资料do，及接收输入资料di。串列通用型输入输出汇流排120可耦接于主单元110，用以传输时脉讯号sck、输入资料di、载入讯号sl及输出资料do。程序单元130可耦接于串列通用型输入输出汇流排120，用以接收时脉讯号sck、载入讯号sl及输出资料do，及输出输入资料di。程序单元130可包含记忆体135，用以根据暂存指标(bufferpointer)bp，储存输入资料di及输出资料do，以使程序单元130可解码输入资料di及输出资料do。记忆体135可由程序单元130中的逻辑闸构成，程序单元130可被设定，以调整记忆体135的组态。

控制系统100还可包含一组发光二极体灯号140，发光二极体灯号140可包含复数个发光二极体，可嵌入适宜的壳体，发光二极体灯号140可耦接于程序单元130，程序单元130另可用以解码输入资料di以控制发光二极体灯号140，及解码输出资料do以控制发光二极体灯号140，从而使发光二极体灯号140可对应于输出资料do及输入资料di显示适宜的内容，以便使用者判读伺服器系统的状态。

如图2所示，每笔输出资料do及输入资料di可包含不同的数值，例如输出资料do1可包含0.0，输出资料do2可包含0.1，输入资料di1可包含0.0，输入资料di2可包含0.1…等，程序单元130可解码每笔输出资料do及输入资料di，从而驱动发光二极体灯号140对应发光。

图1的主单元110可包含平台路径控制器(pch)及容错式磁碟阵列(raid)的至少一者，程序单元130可包含复杂可程序逻辑装置(complexprogrammablelogicdevice；cpld)。主单元110及程序单元130可为主从式结构，其中主单元110可为主端(host)，程序单元130可为从端(slave)。

如图2所示，当时脉讯号sck由第一位准l1转为第二位准l2时，输出资料do可根据暂存指标bp储存于记忆体135，当时脉讯号sck由第二位准l2转为第一位准l1时，输入资料di可根据暂存指标bp储存于记忆体135。

图2的实施例中，时脉讯号sck的第一位准l1可例如为高位准，且第二位准l2可例如为低位准。因此，当时脉讯号sck由第一位准l1转为第二位准l2时，位于下降缘(fallingedge)，如图2所示，时脉讯号sck的下降缘fe可对应于一笔输出资料do1，此时可将输出资料do1储存于记忆体135。又，当时脉讯号sck由第二位准l2转为第一位准l1时位于上升缘(risingedge)，故如图2所示，时脉讯号sck的上升缘re可对应于一笔输入资料di1，此时可将输入资料di1储存于记忆体135。

当输出资料do及输入资料di储存于记忆体135后，暂存指标bp可被更新，举例而言，暂存指标bp可被加1从而移到下一指标，又或者暂存指标bp可用预定的算式予以计算，以求得更新后的暂存指标bp。

如图2所示，载入讯号sl可于失能位准ld及致能位准le间变化，当载入讯号sl由失能位准ld进入致能位准le时，例如当载入讯号sl位于上升缘e1、e2时，可将暂存指标bp设定为初始值。举例而言，失能位准ld可为0位准，致能位准le可为1位准，暂存指标bp的初始值可为0。根据实施例，载入讯号sl可为周期性变化，于图2的示例中，载入讯号sl的两相邻上升缘(如e1、e2)的间，可为12个时脉讯号sck的时脉周期。图2所示的周期安排仅为举例，本发明的实施态样不限于此。

图3是控制系统100的控制方法300的流程图。如图1至图3所示，控制方法300可包含以下步骤：

步骤320：载入讯号sl是否由失能位准ld进入致能位准le？若是，进入步骤330，若否，进入步骤340；

步骤330：将暂存指标bp设定为初始值；

步骤340：当时脉讯号sck由第一位准l1转为第二位准l2时，根据暂存指标bp将输出资料do储存于记忆体135；

步骤350：当时脉讯号sck由第二位准l2转为第一位准l1时，根据暂存指标bp将输入资料di储存于记忆体135；

步骤360：更新暂存指标bp；进入步骤320。

其中，步骤320可例如对应于图2的载入讯号sl的上升缘e1，步骤340可例如对应于图2的时脉讯号sck的下降缘fe，步骤350可例如对应于图2的时脉讯号sck的上升缘re，其细节可如上文，不另赘述。

根据实施例提供的控制系统及控制方法，主单元及程序单元可透过串列通用型输入输出汇流排，根据载入讯号及时脉讯号的讯号缘(signaledge)执行输入讯号及输出讯号的储存及解码，故可免除人工设定的不便，亦可降低人工设定造成的误失，此外，可降低伺服器系统的设计需求，当欲扩充主单元(如pch或raid)及程序单元(如cpld)等串列通用型输入输出控制元件的数量时，使用实施例提供的控制系统及控制方法，亦可降低工程难度。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的权利要求书的涵盖范围。