述实施系统采用的GigE相机为Basler公司的acA640_90gc相机。
[0066] 参照图2,实施案例在FPGA上所采用的IP模块包括NIOS II微处理器、外部RAM 模块接口、图像存储模块、本发明所述的基于GigE Vision协议的以太网控制器IP核以及 其他模块。
[0067] 参照图3,本实施案例中所实现的基于GigE Vision协议的以太网控制器IP核的 接 口包括 Avalon Memory-Mapped 主接口、Avalon Memory-Mapped 从接口、PHY 管理接口以 及GMII接口。
[0068] 所述GVSP接收模块提供的Avalon Memory-Mapped主接口信号为片选信号、请求 等待信号、写使能信号、读使能信号、32位地址信号、32位读数据信号以及32位写数据信 号。
[0069] 所述的Avalon Memory-Mapped从接口信号为系统时钟信号、125MHz GMII发送时 钟、系统复位信号、片选信号、读使能信号、写使能信号、14位地址信号、32位写数据信号以 及32位读数据信号。
[0070] 所述的PHY管理接口信号为2MHz MDC信号以及MDI0信号。
[0071] 所述的GMII发送接口信号为125MHz GMII发送时钟、发送使能信号、发送错误信 号、发送数据信号、接收时钟、接收数据有效信号、接收错误信号、接收数据信号、载波侦听 信号以及冲突检测信号。
[0072] 参照图4,本实施案例中所实现的基于GigE Vision协议的以太网控制器IP核包 括控制模块1、PHY管理接口模块2、发送控制模块3、流控制模块4、接收控制模块5,通过 Avalon Memory-Mapped 从接口与 CPU连接，通过 Avalon Memory-Mapped 主接 口与图像存储 RAM连接，通过PHY管理接口及GMII接口与PHY连接。
[0073] 所述的控制模块1包含寄存器单元1. 1、模块控制单元1. 2以及总线控制单元 1. 3,接收NI0S处理器发送的总线信息，控制其他模块。寄存器单元1. 1用于存放控制信息、 状态信息、本机网络地址信息以及相机网络地址信息；模块控制单元1. 2根据寄存器信息、 PHY访问反馈信号7、发送反馈信号10、接受反馈信号12及存储反馈信号13生成PHY访问 控制信号6、发送控制信号8、接收控制信号11以及存储控制信号14 ;总线控制单元1. 3获 取Avalon Memory-Mapped从接口信息，操作寄存器单元1.1、第一双端口 RAM 3.1、第三双 端口 RAM 5. 1或第四双端口 RAM 5. 2。
[0074] 所述MAC控制模块1具有接收中断请求功能，模块控制单元1. 2根据接收反馈信 号12、存储反馈信号13产生中断信号，CPU通过读取接收状态寄存器判断中断类型。
[0075] 所述的寄存器单元1. 1包含MAC控制寄存器、MAC状态寄存器、中断控制寄存器、 中断状态寄存器、PHY控制寄存器、PHY读数据寄存器、PHY写数据寄存器、发送控制寄存器、 接收控制寄存器、流控制寄存器、本机MAC地址寄存器、本机IP地址寄存器、GVCP端口号寄 存器、GVSP端口号寄存器、相机MAC地址寄存器以及相机IP地址寄存器。
[0076] 所述的总线控制单元1. 3对来自Avalon Memory-Mapped从接口的地址和控制信 号进行解析，实现CPU对IP核中不同的地址空间进行访问，其中地址的分配如表1所示：
[0077] 表1总线控制单元（1. 3)对IP核不同访问空间的地址分配
[0078]
【主权项】
1. 一种基于Gi班Vision协议的W太网控制器IP核，其特征在于： 整个IP核由MAC控制模块（1)、PHY管理接口模块（2)、发送控制模块（3)、流控制模块 (4)、接收控制模块（5)组成，使用硬件逻辑实现IP、ARP、UDP W及Gi班Vision协议的封包 和解析，遵循Avalon Memo巧-Mapped接口规范W及GMII接口规范； MC控制模块（1)包含寄存器单元（1.1)、模块控制单元（1.2) W及总线控制单元 (1. 3)，接收NI0S处理器发送的总线信息，控制其他模块； PHY管理接口模块似用于访问PHY寄存器，根据PHY访问控制信号做及PHY管理 接口时序规范，自动生成MDC时钟和MDI0数据，控制PHY管理接口，访问PHY寄存器，生成 PHY访问反馈信号（7); 发送控制模块（3)包含第一双端口 RAM(3. 1)、协议封包模块（3. 2)、第二双端口 RAM化3)化及GMII发送模块（3. 4)，根据发送控制信号巧）、ARP发送控制信号（17)化及 丢包重发控制信号（15)自动发送相应的W太网数据包，生成发送反馈信号（10); 流控制模块（4)包含图像存储控制模块（4. 1) W及流检测模块（4. 2)，根据存储控制 信号（14)、流控制信号（19)，通过GVSP数据读取总线（18)读取GVSP数据，将图像数据写 入图像存储RAM中，并生成存储反馈信号（13)，同时检测丢包情况，控制丢包重发控制信号 (15)； 接收控制模块（5)包含第S双端口 RAM巧.1)、第四双端口 RAM巧.2)、第五双端口 RAM巧.3)、协议解析模块巧.4)、异步FIF0(5. 5) W及GMII接收模块巧.6)，接收W太网数 据包，根据接收控制信号（11)对其进行解析，生成接收反馈信号（12)和流控制信号（19)， 并分别通过接收数据读取总线（16) W及GVSP数据读取总线（18)发送解析的数据。
2. 根据权利要求1所述的基于Gi班Vision协议的W太网控制器IP核，其特征在于 寄存器单元（1. 1)用于存放控制信息、状态信息、本机网络地址信息W及相机网络地址信 息；模块控制单元（1.2)根据寄存器单元（1. 1)存放的信息及接收的反馈信息，生成PHY访 问控制信号化）、发送控制信号巧）、接收控制信号（11)和存储控制信号（14);总线控制单 元（1. 3)对来自Avalon Memory-Ma卵ed从接口的地址和控制信号进行解析，实现CPU对 IP核中不同的地址空间的访问，包括寄存器单元（1. 1)、第一双端口 RAM(3. 1)、第S双端口 RAM (5. 1)及第四双端口 RAM巧.2)。
3. 根据权利要求1所述的基于Gi班Vision协议的W太网控制器IP核，其特征在于 第一双端口 RAM化1)通过发送数据写入总线（9)接收发送数据并缓存，将发送数据从系 统所在时钟域转换到GMII发送模块化4)所在时钟域；协议封包模块化2)包含IP协议 封包模块（3. 2. 1)、UDP协议封包模块（3. 2. 2)、GVCP协议封包模块（3. 2. 3) W及ARP协议 封包模块（3. 2. 4)，根据发送控制信号巧），自动为发送数据封包网络协议，将包首数据存 入第二双端口 RAM(3. 3) ;GMII发送模块化4)包含CRC-32生成模块（3. 4. 1)，将第一双端 口 RAM化1)和第二双端口 RAM化3)的数据组合成为W太网帖并发送；CRC-32生成模块 (3. 4. 1)自动生成32位CRC校验码。
4. 根据权利要求1所述的基于Gi班Vision协议的W太网控制器IP核，其特征在于流 检测模块（4. 2)读取第五双端口 RAM巧.3)，根据GVSP协议获取图像数据包ID号及图像数 据，检测丢包情况，自动计算丢失数据包的ID号，生成丢包重发控制信号（15);图像存储控 制模块（4. 1)根据图像数据包ID号W及存储控制信号（14)，控制Avalon Memcxry-Mapped 主接口，自动计算存储地址，将图像数据存储到图像存储RAM中。
5. 根据权利要求1所述的基于Gi班Vision协