入端连接公共电极信号端VC0M，其输出端连接触控驱动单元的输出端Output，其第一控制端连接放大模块P3，其第二控制端连接放大模块P3。
[0030]其中，移位寄存模块P1、选通模块P2、放大模块P3和输出模块P4的具体结构之间的具体连接情况如下:
[0031]第二反相器M2的输入端连接第一传输门Fl的第二控制端和第一晶体管Tl的栅极，第二反相器M2的输出端连接第一传输门Fl的第一控制端；第一传输门Fl的第一控制端连接第二三态门S2的输入端；第二传输门F2的输出端连接第四反相器M4的输入端；第二晶体管T2的源极连接第四反相器M4的输入端；第三晶体管T3的源极连接第四反相器M4的输入端；第七晶体管的输入端连接第三传输门F3的第二控制端和第四传输门F4的第一控制端。
[0032]需要说明的是，在本发明实施例中并不限定第一晶体管Tl、第二晶体管T2、第三晶体管T3以及组成其他元器件(如反相器、三态门和传输门)的晶体管的类型，即第一晶体管Tl、第二晶体管T2、第三晶体管T3以及组成其他元器件的晶体管可以是N型晶体管或P型晶体管。晶体管为N型晶体管的电路设计也在本申请的保护范围之内。下面以第一晶体管Tl为P型晶体管，第二晶体管T2为P型晶体管，第三晶体管T3为P型晶体管为例，说明触控驱动单元的工作原理。
[0033]请参阅图3，图3为与图2所示的触控驱动单元对应的信号时序图，下面将结合图3对触控驱动单元的工作原理进行说明:
[0034]在A-B阶段，输入信号端Input的信号、第二时钟信号端Clk2的信号与触控采样信号端TX_ENTX_EN的信号均为低电平信号，第一时钟信号端Clkl的信号为高电平信号，公共电极信号端VCOM的信号为低电平信号；第一时钟信号端Clkl的高电平信号经过第一反相器Ml变为低电平信号，该低电平信号同时进入第一三态门SI的第二控制端和第二三态门S2的第一控制端，第一三态门SI开启，第二三态门S2关闭；第一三态门SI输出高电平信号，该高电平信号进入第一传输门Fl的第二控制端和第一晶体管Tl的栅极，且该高电平通过第二反相器M2，第二反相器M2输出低电平信号，该低电平信号进入第一传输门Fl的第一控制端，第一传输门Fl关闭，第一晶体管Tl开启；第三反相器M3的输入端接收低电平信号，第三反相器M3输出高电平信号，第二传输门F2关闭，第二晶体管T2开启；通过第二晶体管T2传输的低电平端VGL的低电平信号依次通过第四反相器M4、第五反相器M5、第六反相器M6和第七反相器M7，第七反相器M7输出低电平信号，该低电平信号进入第三传输门F3的第一控制端和第四传输门F4的第二控制端，第三传输门F3关闭，第四传输门F4开启，触控驱动单元的输出端Output输出的信号与公共电极信号端VCOM的信号相同，触控驱动单元的输出端Output输出的信号为低电平信号。
[0035]在B-C阶段，第一时钟信号端Clkl的信号为高电平信号，第二时钟信号端Clk2的信号和触控采样信号端TX_EN的信号为低电平信号，输入信号端Input的信号前半阶段为低电平信号，后半阶段为高电平信号；当输入信号端Input的信号为低电平信号时，触控驱动单元的工作原理与A-B阶段相同；当输入信号端Input的信号为高电平信号时，第一时钟信号端Clkl的高电平信号经过第一反相器Ml变为低电平信号，该低电平信号同时进入第一三态门SI的第二控制端和第二三态门S2的第一控制端，第一三态门SI开启，第二三态门S2关闭；输入信号端Input的高电平信号进入第一三态门SI的输入端，第一三态门SI输出低电平信号，该低电平信号进入第二反相器M2的输入端、第一传输门Fl的第二控制端和第一晶体管Tl的栅极，第二反相器M2输出高电平信号，该高电平信号进入第一传输门Fl的第一控制端，第一传输门Fl开启，第一晶体管Tl关闭；第一传输门Fl输出低电平信号，该低电平信号进入第二传输门F2的第一控制端和第三反相器M3的输入端，第三反相器M3输出高电平信号，该高电平信号进入第二传输门F2的第二控制端和第二晶体管T2的栅极，第二传输门F2关闭，第二晶体管T2打开；第四晶体管T4的输入端通过第二晶体管T2接收低电平端VGL的低电平信号，该低电平信号通过第四反相器M4、第五反相器M5、第六反相器M6和第七反相器M7，第七反相器M7输出低电平信号，该低电平信号进入第三传输门F3的第一控制端和第四传输门F4的第二控制端，第三传输门F3关闭，第四传输门F4开启，触控驱动单元的输出端Output输出的信号与公共电极信号端VCOM的信号相同，触控驱动单元的输出端Output输出的信号为低电平信号。
[0036]在C-D阶段，第一时钟信号端Clkl的信号为低电平信号，第二时钟信号端Clk2的信号和触控采样信号端TX_EN的信号均为高电平信号，输入信号端Input的信号前半阶段为高电平信号，后半阶段为低电平信号；第一反相器Ml的输入端接收第一时钟信号端Clkl的低电平信号，第一反相器Ml输出高电平信号，该高电平信号进入第一三态门SI的第二控制端和第二三态门S2的第一控制端，第一时钟信号端Clkl的低电平信号进入第一三态门SI的第一控制端和第二三态门S2的第二控制端，第一三态门SI关闭，第二三态门S2开启，故输入信号端Input的信号无论是高电平信号还是低电平信号，均无法从第一三态门SI输出；第二三态门S2的输入端保持B-C阶段的高电平信号，第二三态门S2输出低电平信号，该低电平信号进入第二反相器M2的输入端、第一晶体管Tl的栅极和第一传输门Fl的第二控制端，第一晶体管Tl关闭，第二反相器M2输出高电平信号，该高电平信号进入第一传输门Fl的第一控制端，第一传输门Fl开启；第一传输门Fl输出高电平信号，该高电平信号进入第三反相器M3的输入端和第二传输门F2的第一控制端，第三反相器M3输出低电平信号，该低电平信号进入第二传输门F2的第二控制端和第二晶体管T2的栅极，第二传输门F2开启，第二晶体管T2关闭；第二传输门F2输出的信号为高电平信号，该高电平信号依次进入第四反相器M4、第五反相器M5、第六反相器M6和第七反相器M7，第七反相器M7输出高电平信号，该高电平信号进入第三传输门F3的第一控制端和第四传输门F4的第二控制端，第三传输门F3开启，第四传输门F4关闭，触控驱动单元的输出端Output输出的信号与触控信号端TX的信号相同，触控驱动单元的输出端Output输出的信号为密集方波信号。
[0037]在D-E阶段，第一时钟信号端Clkl的信号、输入信号端Input的信号和触控采样信号端TX_EN的信号均为低电平信号，第二时钟信号端Clk2的信号为高电平信号；第一反相器Ml的输入端接收第一时钟信号端Clkl的低电平信号，第一反相器Ml输出高电平信号，该高电平信号进入第一三态门SI的第二控制端和第二三态门S2的第一控制端，第一时钟信号端Clkl的低电平信号进入第一三态门SI的第一控制端和第二三态门S2的第二控制端，第一三态门SI关闭，第二三态门S2开启；第二三态门S2的输入端保持C-D阶段的高电平信号，第二三态门S2输出低电平信号，该低电平信号进入第二反相器M2的输入端、第一晶体管Tl的栅极和第一传输门Fl的第二控制端，第一晶体管Tl关闭，第二反相器M2输出高电平信号，该高电平信号进入第一传输门Fl的第一控制端，第一传输门Fl开启；第一传输门Fl输出高电平信号，该高电平信号进入第三反相器M3的输入端和第二传输门F2的第一控制端，第三反相器M3输出低电平信号，该低电平信号进入第二传输门F2的第二控制端，第二传输门F2输出的信号与触控采样信号端TX_EN的信号相同，第二传输门F2输出的信号为低电平信号，该低电平信号依次通过第四反相器M4、第五反相器M5、第六反相器M6和第七反相器M7，第七反相器M7输出低电平信号，该低电平信号进入第三传输门F3的第一控制端和第四传输门F4的第二控制端，第三传输门F3关闭，第四传输门F4开启，触控驱动单元的输出端Output输出的信号与公共电极信号端VCOM的信号相同，触控驱动单元的输出端Output输出的信号为低电平信号。
[0038]实施例三
[0039]请参阅图4，在实施例二的基础上，触控驱动单元还包括第四晶体管T4，第四晶体管T4的栅极连接复位信号端，四晶体管的源极连接第一反相器Ml的输入端、第一三态门SI的输出端、第二三态门S2的输出端、第一传输门Fl的第二控制端和第一晶体管Tl的栅