路3从两个电阻之间采集的信号是这两个电压的叠加信号，即驱动电路3输出的串行信号SIG为VREFO+Vsig。
[0064]从驱动电路3输出的串行信号SIG经过放大电路后，如果放大电路的放大倍数为N，放大电路的参考电位为VREF，则放大电路输出的信号为:
[0065]Vout = [(VREFO-VREF)+Vs ig]*N (2)
[0066]考虑到Vsig有正有负，为了使输出信号不出现负值，通常VREFO-VREF的差要大于Vsig的最大绝对值。
[0067]考虑到实际制作过程中，Rm和Rt都在存在一定的偏差，这种偏差通常在10%至20%之间，因此每对电阻之间的VREFO也会存在很大差别，从而导致输出信号Vout中每个信号之间的参考电位的偏差带来的信号失真。为了消除各像素之间的基准电位的偏差，本发明实施例采用对配置电阻2进行修阻的方法。配置电阻2是由以氧化钌为主要成份的电阻浆料烧制而成，通过对电阻体施加一定功率的脉冲电压进行冲击可以降低其阻值(简称修阻)。
[0068]图12为本发明实施例的修阻时的基板状态及修阻原理图，在修阻时，配置电阻基板20和装载基板30之间还没有通过连接线31进行连接，配置电阻基板20上的每个配置电阻2的上端通过公共电极21相连，下端的个别电阻22(22a)都是分离的，也就是说每个配置电阻2都是独立的，装载基板30上的磁感应电阻I通过连接线31与装载基板30上的焊盘301和302分别相连，但301和302也都各自独立的，因此磁感应电阻I这时也是各自独立的，本发明实施例中使用了 384个磁感应电阻1(有时也称磁感应像素)和384个配置电阻2，第η个磁感应像素的阻值Rmn与之相对应的配置电阻2的阻值为Rtn (η = I?384)。
[0069]本发明实施例采用平衡阻值的修阻方法来减小各像素间的基准信号偏差，具体方法是将所有配置电阻2的Rtn阻值调整为与其相应的磁感应电阻I的阻值Rmn—致。在本发明的实施例中，磁感应电阻I设计目标值为5ΚΩ，实际通过真空镀膜工艺制作出来的磁感应电阻I按最大偏差20%计算的话，实际阻值在4K Ω-6K Ω之间。而配置电阻2由厚膜电阻浆料印刷烧结而成，最大偏差在15%左右，将配置电阻2的设计阻值定为8ΚΩ，实际电阻阻值范围*6.8ΚΩ-9.2ΚΩ，因为Rt的修阻只能使阻值降低，因此Rt的实际电阻值要高于Rm的实际电阻值。
[0070]对厚膜电阻进行修阻是制作厚膜电阻工艺中经常的方法，但通常是设定一个目标电阻值，然后将所在电阻都修阻到这个统一的电阻值上，例如，也以厚膜电阻的实际电阻阻值范围为6.8ΚΩ-9.2ΚΩ为例，如果设定目标阻值为5Κ Ω，则为将所有电阻的阻值都修到5ΚΩ附近。
[0071]本发明实施例使用的修阻方法是要将Rt的阻值调整的与Rm—致，因此每一个Rtn的目标阻值是与其对应的那个Rmn的阻值。实际修阻过程有两种方法，一是每次测试一个磁感应电阻I的阻值Rmn，将其作为目标阻值，然后对与其相应的配置电阻2进行修阻，使Rtn =Rmn(根据目前的工艺水平，修阻精度可以达到偏差小于I %)。二是先测试所有的磁感应电阻I的阻值(Rml?Rm384)，将其保存在设备的内存中，分别作为各配置电阻2(Rtl?Rt384)的目标值，然后再逐一对各配置电阻2进行修阻。
[0072]修阻时通过探针与保护膜23，22a以及301，302接触，先测试301和302之间的电阻Rmn，阻值保存在设备内部作为相应配置电阻2的目标值，再测试23和22a之间的电阻(修阻之前的初始值)，将初始值与目标值进行比较，根据二者的差值，在23和22a之间施加一定的电压脉冲修阻，使该配置电阻2的阻值降低，之后再测试23和22a之间的阻值，并与目标值进行比较，根据新的差值再次对该电阻进行修阻，反复多次至到23和22a之间的阻值与目标值吻合后再进行下一个电阻的修阻。
[0073]不管磁感应电阻I的阻值是大还是小，经过修阻后的配置电阻2，都与其对应的磁感应电阻I的阻值是一致的，从公式(I)可以看出，当Rt = Rm时，
[0074]VREFO = VDD/2 (3)
[0075]也即，不管Rm原来阻值是多少，只要通过修阻使Rt的阻值与其相等，所有像素的信号基准电位就会完全一致，并且是电源电压的一半。
[0076]另外，根据需要也可以通过Rt的修阻来调整信号参考电位的高低，Rt的修阻目标值可以不是Rm的值本身，而是带有一个相关系数k，即Rt = kRm，通过调整系数k可以改变VRER)的高低，例如:
[0077]当k = 0.5 时，VREF0 = (2/3)*VDD，
[0078]当k = 2 时，VREF0 = (1/3)*VDD，
[0079]修阻完成后用连接线31在配置电阻基板20的22a和装载基板30的301之间进行连接，从而实现两个基板之间的电气连接，连接完成后用保护层32对连接线和裸芯片进行封装保护
[0080]该实施例的图像传感器采用平衡阻值的信号检测方法，既能保证磁信号的图像分辨率，也可以大大减小产品本身的噪音，提高了读取信号的准确性。
[0081]以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种磁图像传感器，其特征在于，包括: 磁感应电阻(I )，沿扫描方向排列，用于对待检测范围内的磁信号变化进行检测； 配置电阻(2)，与所述磁感应电阻(I)连接，所述配置电阻(2)为阻值可调的电阻；以及 驱动电路(3)，与所述磁感应电阻(I)连接，用于对所述磁感应电阻(I)检测到的信号进行输出控制。2.根据权利要求1所述的磁图像传感器，其特征在于，所述配置电阻(2)与所述磁感应电阻(I)——对应连接。3.根据权利要求2所述的磁图像传感器，其特征在于，所述配置电阻(2)的阻值调整为与对应的所述磁感应电阻(I)的阻值相一致。4.根据权利要求1所述的磁图像传感器，其特征在于，所述配置电阻(2)为采用厚膜印刷工艺制作的电阻。5.根据权利要求1所述的磁图像传感器，其特征在于，还包括: 配置电阻基板(20)，其中，所述配置电阻(2)设置在所述配置电阻基板(20)上； 装载基板(30)，其中，所述磁感应电阻(I)和所述驱动电路(3)设置在所述装载基板(30)上；以及 连接基板(10)，其中，所述配置电阻基板(20)和所述装载基板(30)设置在所述连接基板(10)上。6.根据权利要求5所述的磁图像传感器，其特征在于，所述配置电阻基板(20)为采用陶瓷材料制作的基板，在所述配置电阻(2)上设置有保护膜(23)。7.根据权利要求5所述的磁图像传感器，其特征在于，所述装载基板(30)上设置有连接焊盘(301)，所述配置电阻(2)包括: 公共电极(21);以及 个别电极(22)，所述个别电极(22)通过连接线(31)在所述连接焊盘(301)上与所述磁感应电阻(I)——对应连接。8.根据权利要求7所述的磁图像传感器，其特征在于，所述配置电阻(2)为多个配置电阻⑵， 所述公共电极(21)为多个公共电极(21)，所述多个公共电极(21)中的每个公共电极(21)由所述多个配置电阻(2)中的两个配置电阻(2)共用， 或者， 在所述多个配置电阻(2)中相邻的两个配置电阻(2)之间设置有独立电极(24)，每个配置电阻均设置有独立的公共电极分支(21a)。9.根据权利要求1所述的磁图像传感器，其特征在于，所述磁感应电阻(I)为在半导体硅片上通过真空镀膜制作的隧道结构的磁电阻体(100)，所述磁电阻体(100)的两端设置有用于连接所述两端的第一焊盘(101)和第二焊盘(102)。10.根据权利要求1所述的磁图像传感器，其特征在于，所述驱动电路(3)包括: 移位寄存器电路(3a);以及 开关电路(3b)，用于开启以接收所述磁感应电阻(I)检测到的信号， 其中，所述磁图像传感器还包括: 信号放大电路(4)，用于接收所述驱动电路(3)输出的串行SIG信号并对所述串行SIG信 号进行放大处理。
【专利摘要】本发明提供了一种磁图像传感器。该磁图像传感器包括：磁感应电阻，沿扫描方向排列，用于对待检测范围内的磁信号变化进行检测；配置电阻，与磁感应电阻连接，配置电阻为阻值可调的电阻；驱动电路，与磁感应电阻连接，用于对磁感应电阻检测到的信号进行输出控制。通过本发明，解决了相关技术中的磁图像传感器由于磁阻的偏差导致噪音信号比较大的问题。
【IPC分类】G07D7/20, G07D7/04
【公开号】CN105701904
【申请号】CN201511019323
【发明人】戚务昌, 孙明丰
【申请人】威海华菱光电股份有限公司
【公开日】2016年6月22日
【申请日】2015年12月29日