专利名称：存储模块和存储系统的制作方法
技术领域：
本发明通常涉及一种存储模块和存储系统，尤其涉及一种包括至少一个安装在支撑件上的存储器件和至少一个离支撑件边缘一段距离而安装在支撑件上的连接端的存储模块，以及一种包括该存储模块的存储系统。
背景技术：
图1示出了常规存储模块的俯视图。参考图1，存储模块100包括存储器件10_1至10_8，例如半导体存储器件，其基本上直线地安装在电路板110上，即印制电路板(PCB)；和接触端20，其可位于电路板110的底端。这里所使用的“基本上直线地”意思是表示一条直线或接近于直线方向。
图2示出了包括缓冲器220的常规存储模块的俯视图。参考图2，存储模块200包括存储器件110_1至110_8，例如半导体存储器件，其安装在电路板210上，即印刷电路板；接触端20，其排列在电路板210的底端；和缓冲器220。该缓冲器220和存储器件110_1至110_8基本上直线地排列在电路板210上。该缓冲器220可以缓冲输入到每个存储器件110_1至110_8和从其中输出的数据。
当缓冲器220安装在存储模块200上并与每个存储器件110_1至110_8互相连接时，缓冲器220和每个存储器件110_1至110_8之间的互相连接的长度是不同的。结果，存储器件110_1至110_8的性能会恶化。例如，当缓冲器220和每个存储器件110_1至110_8之间的互相连接的长度不同时，在输入到存储器件110_1至110_8和从其中输出的数据中，会出现歪斜。
发明内容
本发明的至少一个示例实施例提供了一种存储模块，该存储模块包括至少一个安装在支撑件表面上的存储器件和至少一个离支撑件边缘一段距离而安装在支撑件表面上的连接端。该存储器件可以是半导体存储器件，例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)，或同步图形随机存取存储器(SGRAM)。该支撑件可以是电路板，即印刷电路板、印刷线路板或软性印刷电路带。另外，该存储模块可以包括多层支撑件，并且每个存储器件可以连接到支撑件的对应层。
该连接端可以放置在支撑件的一例或两侧。在一个示例实施例中，连接端基本上位于支撑件的中央。该连接端可以电连接到每个存储器件。而且，连接端可被放置于连接到第二连接端的位置，该第二连接端位于分离的存储模块或主板上。
此外，存储模块可包括可以缓冲输入到每个存储器件和/或从其中输出的信号的缓冲器。该缓冲器可被放置在离支撑件边缘的一段距离处。在一个示例实施例中，缓冲器基本上位于支撑件的中央，并且存储器件放置在缓冲器和支撑件边缘之间。可选地，缓冲器可位于支撑件的一侧。
本发明的至少一个示例实施例提供了一种包括存储模块和主板的存储系统。该存储模块可包括至少一个安装在支撑件表面上的存储器件和至少一个离支撑件边缘一段距离而安装在支撑件表面上的连接端。该存储器件可以是半导体存储器件，例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)，或同步图形随机存取存储器(SGRAM)。该支撑件可以是电路板，即印刷电路板、印刷线路板或软性印刷电路带。第一连接端可被放置在支撑件的一侧或两侧。另外，第一连接端可被放置在离支撑件边缘的一段距离处。该主板包括安装在基件上的第二连接端。该存储模块的第一连接端可以连接到主板的第二连接端。
结合附图，参考提供的下列详细描述，将容易理解本发明的示例实施例，其中图1示出了常规存储模块的俯视图；图2示出了包括缓冲器的常规存储模块的俯视图；图3A和3B分别示出了根据本发明示例实施例的存储模块的第一表面和第二表面的俯视图；图4A和4B分别示出了根据本发明示例实施例包括缓冲器的存储模块的第一表面和第二表面的俯视图；图5A示出了根据本发明示例实施例的存储模块的剖面视图；
图5B示出了根据本发明示例实施例的主板的剖面视图；图6示出了根据本发明示例实施例的存储系统的剖面视图。
具体实施例方式
参考示出了本发明示例实施例的附图，现在将更充分地描述本发明的示例实施例。然而，本发明可以以很多不同的形式体现，而不应解释为对这里提出的示例实施例的限制。而且，提出这些示例实施例以使本发明全面和完整，并且将本发明的原理完全传达到本领域的技术人员。在图中，为了清晰，放大了层和区的厚度。当元件称作被“放在”另一个元件上，也应当理解为它可以被直接放在元件上，或可以存在插入元件。当元件称作被“基本上中央地”位于一个元件上，应当进一步理解为它可以位于元件的中央或接近于元件的中央。整个说明书中，相同的编号是指相同的元件。
图3A和3B分别示出了根据本发明示例实施例的存储模块的第一表面和第二表面的俯视图。具体地，图3A描述了根据本发明示例实施例的存储模块的第一表面300，即前表面，和图3B描述了图3A中说明的根据本发明示例实施例的存储模块的第二表面300’，即后表面。
参考图3A和3B，可以在支撑件310的第一表面300上安装多个存储器件310_1至310_9，即半导体器件，例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)，或同步图形随机存取存储器(SGRAM)。支撑件310可以是电路板，例如印刷电路板(PCB)、印刷线路板，或软性印刷电路(FPC)带。尽管半导体存储器件在这里被作为一个在存储模块中使用的存储器件的例子来描述，但是本领域的技术人员将容易地识别出其它存储器件。存储模块可包括若干层的支撑件310，并且每个存储器件310_1至310_9可以分别连接到支撑件的对应层。
连接端320可以离支撑件310边缘的一段距离处，安装在支撑件310的第一表面300、支撑件310的第二表面300’，或支撑件310的第一表面和第二表面300’的两个表面上。在一个示例实施例中，连接端320可基本上位于支撑件310的第二表面300’的中央，例如图3B所示。在另一个示例实施例中，连接端320可位于离支撑件310边缘的一段距离处，即靠近支撑件310的边缘，但是没有接触支撑件310的边缘。本领域的技术人员将容易地识别出连接端320的其它合适的位置。
连接端320可以电连接到每个存储器件310_1至310_9，并且信号，例如数据和功率信号，可输入到存储器件310_1至310_9和从其中输出。连接端320可放置在连接到第二连接端的位置，例如插座(未示出)，或主板上的控制电路(未示出)(请看图5B)。连接端320可以是接头或引线和滚珠。此外，可以使用连接端320将存储模块连接到其它存储模块或主板。
图4A和4B分别示出了根据本发明示例实施例包括缓冲器的存储模块的第一表面和第二表面的俯视图。具体地，图4A描述了包括缓冲器420的支撑件450的第一表面400，即前表面，和图4B描述了图4A中示出的支撑件450的第二表面400’，即后表面。
参考图4A和4B，可以在支撑件450的第一表面400上安装多个存储器件410_1至410_8，即半导体器件，和缓冲器420。半导体存储器件的合适示例可以包括动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)，或同步图形随机存取存储器(SGRAM)。本领域的技术人员将容易地识别出适合在存储模块中使用的其它存储器件。
缓冲器420可以位于支撑件450边缘的一段距离处。此外，缓冲器420可以缓冲输入到每个存储器件410_1至410_8和/或从其中输出的信号。在一个示例实施例中，缓冲器420基本上位于支撑件450的中央，并且存储器件410_1至410_8可以以围绕缓冲器420的方式，放置在缓冲器420的周围。通过将缓冲器基本上放置在支撑件450的中央，从缓冲器420到存储器件410_1至410_8的距离可以基本上相等。结果，可以消除数据中歪斜的出现。
在一个可选的示例实施例中，缓冲器420可位于支撑件450的一侧，并且存储器件410_1至410_8可放置在缓冲器420的一侧，或存储器件410_1至410_8可局部围绕缓冲器。支撑件450上的缓冲器420的其它合适方位在本领域技术人员了解的范围内。
连接端430可安装在支撑件450的第一表面400或第二表面400’，或支撑件450的第一和第二表面的两个表面400、400’上。此外，连接端430可放置在离支撑件450边缘的一段距离处。例如，连接端430可基本上位于支撑件450的中央。可选地，连接端430可位于离支撑件边缘的一段距离处，即靠近支撑件450的边缘。本领域的技术人员将容易地识别出在支撑件450上放置连接端430的其它合适的位置。连接端430通过连接存储器件410_1至410_8，也可电连接到存储器件410_1至410_8的一些或全部，或连接端430经缓冲器420，也可连接到存储器件410_1至410_8的一些或全部。
图5A示出了根据本发明示例实施例的存储模块的剖面视图。参考图5A，存储模块500可包括放置在支撑件510上的多个存储器件520、530和540，及第一连接端550。在图5A中描述的示例实施例中，存储器件520、530和540放置在支撑件510的第一侧，且第一连接端550放置在支撑件510的第二侧。第一连接端550可位于离支撑件510边缘的一段距离处，并且可以将数据传送到存储器件520、530和540和/或从其中接收数据。在另一个示例实施例中，第一连接到550可位于支撑件510的第一例，或在支撑件510的一侧或两例上放置多个第一连接端550。存储器件520、530和540可以是半导体存储器件，例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)，或同步图形随机存取存储器(SGRAM)。支撑件510可以是电路板，例如印刷电路板(PCB)、印刷线路板，或软性印刷电路(PCB)带。本领域的技术人员将容易地识别出存储器件520、530和540及支撑件510的其它适当的示例。
可由缓冲器(未示出)来代替一个或多个存储器件520、530和540。在一个示例实施例中，缓冲器(未示出)可以代替存储器件530。缓冲器被用来缓冲发送到第一连接端550及存储器件520与540和来自其中的信号。
图5B示出了根据本发明示例实施例的主板的剖面视图。参考图5B，主板580包括基件560和第二连接端570。尽管在图5B中描述了一个第二连接端570，但是主板580可以包括多个位于基件560的一侧或两侧的第二连接端570。第二连接端570可以连接到第一连接端550，以便把数据发送到第一连接端550和/或从其中接收数据。
图6示出了根据本发明示例实施例的存储系统的剖面视图，在该图中，图5A中示出的存储模块500连接到图5B中示出的主板580。具体地，存储模块500的第一连接端550(图6中未示出)和主板580的第二连接端570互相连接以形成存储系统590。通过使用具有基本上位于支撑件510中央的第一连接端的存储模块500，可以消除互相连接问题，并且可以改善存储系统590的性能。
虽然参照本发明的示例实施例详细示出并描述了本发明，但是本领域的技术人员应当理解，在没有脱离所附权利要求中定义的本发明的精神和范围的情况下，可以在形式和细节上做出各种改动。
权利要求
1.一种存储模块，包括多个存储器件，安装在支撑件上；和一连接端，安装在支撑件边缘的第一距离处，该连接端电连接到每个存储器件。
2.如权利要求1所述的存储模块，其中，该支撑件具有第一表面和第二表面，和其中该连接端安装在第一和第二表面的至少一个表面上。
3.如权利要求1所述的存储模块，其中，该连接端连接到安装在主板上的控制电路。
4.如权利要求1所述的存储模块，其中，该连接端将该存储模块连接到其它存储模块。
5.如权利要求1所述的存储模块，进一步包括安装在支撑件上的缓冲器，以便缓冲发送到连接端和存储器件以及来自从其中的信号。
6.一种存储模块，包括至少一个安装在支撑件上的存储器件；和多个连接端，离支撑件边缘的第一距离而安装在支撑件上，并电连接到至少一个存储器件。
7.如权利要求6所述的存储模块，其中多个连接端将信号发送到主板和从主板中接收信号。
8.一种存储系统，包括存储模块，包括至少一个安装在支撑件上的存储器件；和多个第一连接端，安装在支撑件边缘的第一距离处，以便将信号发送到至少一个存储器件和从至少一个存储器件中接收信号；和一主板，包括多个连接到多个第一连接端的第二连接端。
9.如权利要求8所述的存储系统，其中，存储模块进一步包括安装在支撑件上的缓冲器，以便缓冲在至少一个存储器件和连接端之间发送的信号。
10.一种存储系统，包括存储模块，包括多个存储器件，安装在支撑件的第一表面上；和第一连接端，安装在支撑件边缘的第一距离处，该第一连接端电连接到每个存储器件；和一主板，包括第二连接端，连接到第一连接端。
11.如权利要求1所述的存储模块，其中，该支撑件是印刷电路板。
12.一种存储模块，包括至少一个安装在支撑件上的存储器件；和至少一个离支撑件边缘第一距离而安装在支撑件上的连接端。
13.一种存储系统，包括至少一个安装在第一支撑件上的存储器件；至少一个离第一支撑件边缘第一距离而安装在第一支撑件上的第一连接端；和至少一个安装在第二支撑件上，并连接到至少一个第一连接端的第二连接端。
14.如权利要求13所述的存储系统，其中，至少一个第一连接端电连接到每个存储器件。
15.如权利要求13所述的存储系统，其中，第一支撑件是印刷电路板。
16.如权利要求15所述的存储系统，其中，第二支撑件是主板。
17.一种存储系统，包括至少一个安装在第一支撑件的第一表面上的第一存储器件；第一连接端，安装在第一支撑件上，并电连接到至少一个第一存储器件；和第二连接端，安装在第二支撑件上，该第二连接端连接到相应的第一连接端，以便在它们之间发送信号。
全文摘要
提供一种包括至少一个安装在支撑件上的存储器件和至少一个离支撑件边缘一段距离而安装在支撑件上的连接端的存储模块以及一种包括该存储模块的存储系统。该存储器件可以是半导体器件。该连接端可位于支撑件的至少一个表面上，该支撑件可以是印刷电路板。该连接端能够将该存储模块连接到主板或其它存储模块。而且，连接端可以电连接到存储器件。缓冲器可以离支撑件边缘一段距离而安装在支撑件上。包括基件和第二连接端的主板可以连接到存储模块以形成存储系统。
文档编号G11C5/04GK1482846SQ0314841
公开日2004年3月17日 申请日期2003年6月27日 优先权日2002年9月10日
发明者李东阳 申请人:三星电子株式会社