专利名称：基于自参考反相器的itir型阻变存储器及其读写方法
技术领域：
本发明涉及一种存储单元技术领域，具体涉及一种基于自参考反相器的IIlR型阻变存储器及其读写方法。
背景技术：
阻变存储器是一种具有希望成为下一代主流存储设备的新型非挥发存储器件，它利用阻变材料的电阻值可在高阻态和低阻态之间实现可逆转换作为基本原理并作为记忆的方式，其ITlR型单元结构代表了高密度阻变存储器的设计方向。目前，在阻变存储器的研究及电路设计中，参考信号产生单元的设计是一较大问题，主要考虑的是阻变参考单元的疲劳性，以及器件工作的可靠性、单元面积、功耗等性能会降低。若是能从电路设计上及工作原理上省略掉参考信号产生电路，则阻变参考单元易疲劳导致的问题将全部忽略，且器件可靠性、单元面积及功耗等性能指标会得到很好的优化，但是目前还没有这样的技术可以省略掉参考信号产生电路来实现数据分辨。
发明内容
为了克服上述现有技术存在的不足，本发明的目的在于提供一种基于自参考反相器的IIlR型阻变存储器及其读写方法，通过设计此自参考读出反相器的一系列性能指标使得其能够正确实现数据分辨，从而完成读操作，大大优化了器件的可靠性、面积及功耗等性能。为了达到上述目的，本发明所采用的技术方案是一种基于自参考反相器的IIlR型阻变存储器，该自参考读出反相器的ITlR型阻变存储器包括η行m列ITlR型阻变存储阵列，该η行m列ITlR型阻变存储阵列由η Xm个第i行第j列ITlR型阻变存储单元ITltLcellij构成，ITlR型阻变存储阵列的第i行ITlR 型阻变存储单元lTlR_celli((l.。。m_D同第i行字线WLi及第i行源线SLi相连接，ITlR型阻变存储阵列的第j列阻变存储单元lTlR_cell((l...n_⑴通过第j列位线B、连接至第j列读出电路，所述的所有读出电路都同读出电路使能信号Read_en及自参考读出反相器使能信号SEL相连接，其中i = 0···.η-1，j = 0-.m-l, i和j分别表示ITlR型阻变存储单元的行号和列号，η为ITlR型阻变存储阵列的行数，m为ITlR型阻变存储阵列的列数。所述的第i行第j列ITlR型阻变存储单元lTlR_cellu包括第i行第j列阻变元件Ru，该第i行第j列阻变元件Ru的一端和对应的第i行第j列NMOS管Mu的漏极相连接，而第i行第j列阻变元件Ru的另一端和对应的第j列位线BI^.连接，第i行第j列阻变元件Ru的两端、第i行第j列NMOS管Mu的栅极和第i行字线WLi相连接，第i行第j列 NMOS管Mij的源极和第i行源线SLi相连接，其中i = 0···.η-1，j = O-.m-l, i和j分别表示ITlR型阻变存储单元的行号和列号，η为ITlR型阻变存储阵列的行数，m为ITlR型阻变存储阵列的列数。所述的第j列读出电路包括通过对应的第j列位线BLj相连接的传输门Tjtl、恒定电流源Ijtl以及第j列自参考读出反相器invj(l，读出电路使能信号Read_en连接至传输门 Tjo的控制端，传输门、的输入端和输出端分别同第j列位线BI^.和第j列恒流源、相连接，其中j = 0-.m-l,j表示ITlR型阻变存储单元的列号，m为ITlR型阻变存储阵列的列数。所述的第j列自参考读出反相器irwj(1包括源极接至电源Vdd inv的j列第二 PMOS 管 3，j列第二 PMOS管 3的栅极和反相的反相器使能信号连接，j列第二 PMOS管 Nj3的漏极和j列第一 PMOS管~的源极相连接构成输出信号OUTPUT，j列第一 PMOS管Njl 的漏极和j列第一 NMOS管的漏极相连接，j列第一 PMOS管的栅极、j列第一 NMOS管 Njo的栅极以及第j列位线Β、相连接，j列第一 NMOS管的源极和j列第二 NMOS管^ 的漏极相连接，j列第二 NMOS管^的栅极和反相器使能信号SEL相连接，j列第二 NMOS管 Nj2的源极接地，其中j = 0-.m-l, j表示ITlR型阻变存储单元的列号，m为ITlR型阻变存储阵列的列数。所述的基于自参考反相器的IIlR型阻变存储器的写实现方法为首先将预设的连续时间段顺序分为第一写时间段τω、第二写时间段Ttll以及第三写时间段Ttl2，然后在预设的第一写时间段Ttltl阶段设置所有的第i行字线WL”读出电路使能信号Read_en及自参考读出反相器使能信号SEL为低电平；而在第二写时间段Ttll阶段，将进行写操作单元对应的第i行字线WLi升高至高电平，当需要写入数据“ 1”时，将进行写操作单元对应的第j列位线 BLj接高电平和相应的第i行源线SLi接低电平则写入该数据“1”，当需要写入数据“0”时， 将进行写操作单元对应的第j列位线B、接低电平和相应的第i行源线SLi接高电平则写入该数据“0” ；最后在第三写时间段Ttl2阶段设置字线WLi、位线BLi、源线SLi读出电路使能信号Read_en及自参考读出反相器使能信号SEL为低电平，结束写操作，其中i = 0···. n-1， j = 0-.m-l, i和j分别表示ITlR型阻变存储单元的行号和列号，η为ITlR型阻变存储阵列的行数，m为ITlR型阻变存储阵列的列数。所述的基于自参考反相器的IIlR型阻变存储器的读实现方法为三值型读操作， 先将预设的连续时间段顺序分为第一读时间段Tltl、第二读时间段T11以及第三读时间段 T12，然后在第一读时间段Tltl将进行读操作单元对应的第i行字线WLi、读出电路使能信号 Read_en及自参考读出反相器使能信号SEL设置为低电平；而在第二读时间段T11,将进行读操作单元对应的第i行字线ffLi和读出电路使能信号ReacLen升高至高电平，随即启动对应的第j列恒流源、，并将自参考读出反相器使能信号SEL设置为高电平，让对应的第 j列自参考读出反相器invj(l进行使能操作，这样就在输出信号OUTPUT处执行读操作；最后在第三写时间段Ttl2阶段设置进行读操作单元对应的第i行字线ffL”源线SL”位线BL”读出电路使能信号ReacLen及自参考读出反相器使能信号SEL为低电平，结束读操作，其中i =0-. n-1, j = 0-.m-l, i和j分别表示ITlR型阻变存储单元的行号和列号，η为ITlR 型阻变存储阵列的行数，m为ITlR型阻变存储阵列的列数。通过设计此自参考读出反相器的一系列性能指标使得其能够正确实现数据分辨， 从而完成读操作，大大优化了器件的可靠性、面积及功耗等性能。
图1为本发明的基于自参考读出反相器的ITlR型阻变存储器的原理架构图。
5
图2为本发明的第i行第j列ITlR型阻变存储单元ITltLcellij和读出电路的具体实现图。图3为本发明的基于自参考读出反相器的ITlR型阻变存储器的写操作时序图。图4为本发明的基于自参考读出反相器的ITlR型阻变存储器的读操作时序图。
具体实施例方式下面结合附图和实施例对本发明作更详细的说明。如图1所示，基于自参考读出反相器的ITlR型阻变存储器，该自参考读出反相器的ITlR型阻变存储器包括η行m列ITlR型阻变存储阵列，该η行m列ITlR型阻变存储阵列由nXm个第i行第j列ITlR型阻变存储单元lTlR_Cel、构成，ITlR型阻变存储阵列的第i行ITlR型阻变存储单元lTlR_celli(a。。^1)同第i行字线WLi及第i行源线SLi相连接，ITlR型阻变存储阵列的第j列阻变存储单元lTlR_cell((l...n_w通过第j列位线BLj连接至第j列读出电路，所述的所有读出电路都同读出电路使能信号Read_en及自参考读出反相器使能信号SEL相连接，其中i = 0-.n-l, j = 0-.m-l, i和j分别表示ITlR型阻变存储单元的行号和列号，η为ITlR型阻变存储阵列的行数，m为ITlR型阻变存储阵列的列数。如图2所示，所述的第i行第j列ITlR型阻变存储单元ITltLcellij包括第i行第j列阻变元件I u，该第i行第j列阻变元件Ru的一端和对应的第i行第j列NMOS管Mij 的漏极相连接，而第i行第j列阻变元件Ru的另一端和对应的第j列位线BI^.连接，第i行第j列阻变元件Ru的两端、第i行第j列NMOS管Mu的栅极和第i行字线WLi相连接，第i 行第j列NMOS管Mij的源极和第i行源线SLi相连接，其中i = O···. n-1, j = O···. m_l，i 和j分别表示ITlR型阻变存储单元的行号和列号，η为ITlR型阻变存储阵列的行数，m为 ITlR型阻变存储阵列的列数。所述的第j列读出电路包括通过对应的第j列位线BLj相连接的传输门Tjtl、恒定电流源Ijtl以及第j列自参考读出反相器irwj(l，读出电路使能信号Read_ en连接至传输门T^1的控制端，传输门T^1的输入端和输出端分别同第j列位线Β。和第j 列恒流源Ijtl相连接，其中j = O-.m-l, j表示ITlR型阻变存储单元的列号，m为ITlR型阻变存储阵列的列数。所述的第j列自参考读出反相器in、包括源极接至电源Vdd inv的j 列第二 PMOS管 3，j列第二 PMOS管^的栅极和反相的反相器使能信号SEL相连接，j列第二 PMOS管Nj3的漏极和j列第一 PMOS管~的源极相连接构成输出信号OUTPUT，j列第一 PMOS管Njl的漏极和j列第一 NMOS管的漏极相连接，j列第一 PMOS管~的栅极、j 列第一 NMOS管的栅极以及第j列位线B、相连接，j列第一 NMOS管的源极和j列第二 NMOS管^的漏极相连接，j列第二 NMOS管^的栅极和反相器使能信号SEL相连接， j列第二 NMOS管^的源极接地，其中j = 0···. m-1, j表示ITlR型阻变存储单元的列号， m为ITlR型阻变存储阵列的列数。如图3所示，所述的基于自参考读出反相器的ITlR型阻变存储器的写实现方法为首先将预设的连续时间段顺序分为第一写时间段τω、第二写时间段Ttll以及第三写时间段Ttl2，然后在预设的第一写时间段Ttltl阶段设置所有的第i行字线WLi、读出电路使能信号 Read_en及自参考读出反相器使能信号SEL为低电平；而在第二写时间段Ttll阶段，将进行写操作单元对应的第i行字线WLi升高至高电平，当需要写入数据“1”时，将进行写操作单
6元对应的第j列位线B、接高电平和相应的第i行源线SLi接低电平则写入该数据“1”，当需要写入数据“0”时，将进行写操作单元对应的第j列位线B、接低电平和相应的第i行源线SLi接高电平则写入该数据“0” ；最后在第三写时间段Ttl2阶段设置字线ffL”位线BL”源线SL”读出电路使能信号Read_en及自参考读出反相器使能信号SEL为低电平，结束写操作，其中i = 0···.η-1，j = 0···.πι-1， 和j分别表示ITlR型阻变存储单元的行号和列号， η为ITlR型阻变存储阵列的行数，m为ITlR型阻变存储阵列的列数。如图4所示，所述的基于自参考读出反相器的ITlR型阻变存储器的读实现方法为三值型读操作，先将预设的连续时间段顺序分为第一读时间段Tltl、第二读时间段T11以及第三读时间段T12，然后在第一读时间段Tltl将进行读操作单元对应的第i行字线WLi、读出电路使能信号ReacLen及自参考读出反相器使能信号SEL设置为低电平；而在第二读时间段 T11,将所有的第i行字线WLi和读出电路使能信号Read_en升高至高电平，随即启动进行读操作单元所对应的第j列恒流源I,并将自参考读出反相器使能信号SEL设置为高电平， 让相应的第j列自参考读出反相器invj(l进行使能操作，这样就在输出信号OUTPUT处执行读操作；最后在第三写时间段Ttl2阶段设置字线ffL”位线BL”源线SL”读出电路使能信号 Read_en及自参考读出反相器使能信号SEL为低电平，结束读操作，其中i = 0···.η_1，j = 0-.m-l, i和j分别表示ITlR型阻变存储单元的行号和列号，η为ITlR型阻变存储阵列的行数，m为ITlR型阻变存储阵列的列数。通过设计此自参考读出反相器的一系列性能指标使得其能够正确实现数据分辨， 从而完成读操作，大大优化了器件的可靠性、面积及功耗等性能。
权利要求
1.一种基于自参考反相器的IIlR型阻变存储器，该自参考读出反相器的ITlR型阻变存储器包括η行m列ITlR型阻变存储阵列，该η行m列ITlR型阻变存储阵列由nXm个第 i行第j列ITlR型阻变存储单元lTlR_cellu构成，其特征在于1T1R型阻变存储阵列的第 i行ITlR型阻变存储单元lTlR_celli((l.。。同第i行字线WLi及第i行源线SLi相连接， ITlR型阻变存储阵列的第j列阻变存储单元lTlILcelhh,通过第· 列位线Β、连接至第j列读出电路，所述的所有读出电路都同读出电路使能信号Read_en及自参考读出反相器使能信号SEL相连接，其中i = 0-.n-l, j = 0-.m-l, i和j分别表示ITlR型阻变存储单元的行号和列号，η为ITlR型阻变存储阵列的行数，m为ITlR型阻变存储阵列的列数。
2.根据权利要求1所述的基于自参考反相器的IIlR型阻变存储器，其特征在于所述的第i行第j列ITlR型阻变存储单元ITltLcellij包括第i行第j列阻变元件1^_，该第i 行第j列阻变元件Ru的一端和对应的第i行第j列NMOS管Mu的漏极相连接，而第i行第j列阻变元件Ru的另一端和对应的第j列位线B、连接，第i行第j列阻变元件Rij的两端、第i行第j列NMOS管Mu的栅极和第i行字线WLi相连接，第i行第j列NMOS管Mij 的源极和第i行源线SLi相连接，其中i = O-.n-l, j = 0···.πι-1， 和j分别表示ITlR型阻变存储单元的行号和列号，η为ITlR型阻变存储阵列的行数，m为ITlR型阻变存储阵列的列数。
3.根据权利要求2所述的基于自参考反相器的IIlR型阻变存储器，其特征在于所述的第j列读出电路包括通过对应的第j列位线Β。相连接的传输门Tp恒定电流源I^1以及第j列自参考读出反相器invj(l，读出电路使能信号Read_en连接至传输门Tjtl的控制端， 传输门、的输入端和输出端分别同第j列位线BI^.和第j列恒流源I^1相连接，其中j = O-.m-l, j表示ITlR型阻变存储单元的列号，m为ITlR型阻变存储阵列的列数。
4.根据权利要求3所述的基于自参考反相器的IIlR型阻变存储器，其特征在于所述的第j列自参考读出反相器im^包括源极接至电源Vdd inv的j列第二 PMOS管 3，j列第二 PMOS管^的栅极和反相的反相器使能信号SEL相连接，j列第二 PMOS管^的漏极和j 列第一 PMOS管Njl的源极相连接构成输出信号OUTPUT，j列第一 PMOS管~的漏极和j列第一 NMOS管的漏极相连接，j列第一 PMOS管的栅极、j列第一 NMOS管的栅极以及第j列位线B、相连接，j列第一 NMOS管N^1的源极和j列第二 NMOS管~的漏极相连接，j列第二 NMOS管^的栅极和反相器使能信号SEL相连接，j列第二 NMOS管^的源极接地，其中j = 0-.m-l,j表示ITlR型阻变存储单元的列号，m为ITlR型阻变存储阵列的列数。
5.根据权利要求4所述的基于自参考反相器的IIlR型阻变存储器的写实现方法，其特征在于首先将预设的连续时间段顺序分为第一写时间段Ttltl、第二写时间段Ttll以及第三写时间段Ttl2，然后在预设的第一写时间段Tcitl阶段设置进行写操作单元对应的第i行字线 WL”读出电路使能信号Read_en及自参考读出反相器使能信号SEL为低电平；而在第二写时间段Ttll阶段，将进行写操作单元对应的第i行字线WLi升高至高电平，当需要写入数据 “1”时，将进行写操作单元对应的第j列位线BI^接高电平和相应的第i行源线SLi接低电平则写入该数据“ 1 ”，当需要写入数据“0”时，将进行写操作单元对应的第j列位线BLj接低电平和相应的第i行源线SLi接高电平则写入该数据“0” ；最后在第三写时间段Ttl2阶段设置字线ffL”位线BL”源线SL”读出电路使能信号Read_en及自参考读出反相器使能信号SEL为低电平，结束写操作，其中i = 0···.n-1，j =0....m-1，i和j分别表示ITlR型阻变存储单元的行号和列号，η为ITlR型阻变存储阵列的行数，m为ITlR型阻变存储阵列的列数。
6.根据权利要求4所述的基于自参考反相器的IIlR型阻变存储器的读实现方法，其特征在于所述的自参考读出反相器的ITlR型阻变存储器的读实现方法为三值型读操作，先将预设的连续时间段顺序分为第一读时间段Tltl、第二读时间段T11以及第三读时间段T12， 然后在第一读时间段Tltl将进行读操作单元对应的第i行字线WL”读出电路使能信号Read_ en及自参考读出反相器使能信号SEL设置为低电平；而在第二读时间段T11,将进行读操作单元对应第i行字线WLi和读出电路使能信号Read_en升高至高电平，随即启动进行读操作单元所在的第j列恒流源、，并将自参考读出反相器使能信号SEL设置为高电平，让相应的第j列自参考读出反相器invj(l进行使能操作，这样就在输出信号OUTPUT处执行读操作；最后在第三写时间段Ttl2阶段设置字线ffL”位线BL”源线SL”读出电路使能信号Read_en及自参考读出反相器使能信号SEL为低电平，结束读操作，其中i = 0….n-l，j = 0···.πι-1， 和j分别表示ITlR型阻变存储单元的行号和列号，η为ITlR型阻变存储阵列的行数，m为 ITlR型阻变存储阵列的列数。
全文摘要
一种基于自参考反相器的ITIR型阻变存储器及其读写方法，通过设计此自参考读出反相器的一系列性能指标使得其能够正确实现数据分辨，从而完成读操作，大大优化了器件的可靠性、面积及功耗等性能。
文档编号G11C16/10GK102157196SQ20101059810
公开日2011年8月17日 申请日期2010年12月15日 优先权日2010年12月15日
发明者任天令, 徐建龙, 王林凯, 贾泽 申请人:清华大学