一种测试模式复用器以及存储芯片的制作方法

本发明涉及半导体技术领域，涉及一种测试模式复用器，还涉及一种存储芯片。

背景技术：

多路复用器能从多个模拟或数字输入信号中选择某个信号并将其转发，将不同的被选信号输出到同一个输出线路中。采用多路复用器，可使多路数据信息共享一路信道。在现有的ddr存储器，尤其是ddr3/ddr4中，对输入的信号如电压或者时间信号并没有测试机制，导致在对ddr3/ddr4输入信号时，存储芯片的内部电路损坏。

因此，如何对ddr存储器进行测试是本领域技术人员急需要解决的技术问题。

技术实现要素：

本发明提供一种测试模式复用器，以及一种存储芯片，以克服或缓解背景技术中存在的一个或者更多个问题，至少提供一种有益的选择。

作为本发明的一个方面，提供一种测试模式复用器，用于存储芯片，包括：

测试模式开关，所述测试模式开关具有测试信号输入端、测试信号控制端和测试信号输出端，所述测试信号输入端用于接收测试信号，所述测试信号输出端连接存储芯片的内部电路，所述测试信号控制端用于接收控制所述测试模式开关通断的第一控制信号；及

正常工作开关，所述正常工作开关具有正常工作输入端、正常工作控制端和正常工作输出端，所述正常工作输入端用于接收正常运行信号，所述正常工作输出端连接所述存储芯片的所述内部电路，所述正常工作控制端用于接收控制所述正常工作开关通断的第二控制信号。

优选的，在上述测试模式复用器中，所述测试模式开关包括第一pmos管和第一nmos管，所述第一pmos管的其中一栅极或所述第一nmos管的栅极用于接收控制所述测试模式开关通断的所述第一控制信号，所述第一pmos管和所述第一nmos管的其中一源极用于接收测试信号，所述第一pmos管和所述第一nmos管的其中一与所述内部电路连接。

优选的，在上述测试模式复用器中，所述正常运行开关包括第二pmos管和第二nmos管，所述第二pmos管的栅极和所述第二nmos管的其中一栅极用于接收控制所述正常工作开关通断的第二控制信号，所述第二pmos管和所述第一nmos管的其中一用于接收所述正常运行信号，所述第二pmos管和所述第二nmos管的其中一漏极与所述内部电路连接。

优选的，在上述测试模式复用器中，还包括：

控制器，所述控制器的第一输出端连接至所述测试模式开关中的所述测试信号控制端，所述控制器的第二输出端连接至所述正常工作控制端，所述控制器的第一输入端用于接收切换命令，所述控制器用于根据所述切换命令发送所述第一控制信号至所述测试信号控制端以及发送所述第二控制信号至所述正常工作控制端，所述第一控制信号和所述第二控制信号的两者信号为相反。

优选的，在上述测试模式复用器中，所述控制器的第二输入端连接至所述内部电路，所述控制器的第二输入端用于接收所述内部电路反馈的测试结束命令和正常运行结束命令的其中之一，根据所述测试结束命令发送所述第二控制信号至所述正常工作控制端，或接收所述内部电路反馈的正常运行结束命令，根据所述正常运行结束命令发送所述第一控制信号至所述测试信号控制端。

优选的，在上述测试模式复用器中，所述内部电路中包括mos管，所述mos管的栅极连接至所述测试模式开关的所述测试信号输出端和所述正常工作开关的所述正常工作输出端。

优选的，在上述测试模式复用器中，所述内部电路中包括电源，连接至所述测试模式开关的所述测试信号输出端和所述正常工作开关的所述正常工作输出端连接。

另一方面，本发明还提供了一种存储芯片，包括如上述任一项所述的测试复用器。

本发明采用上述技术方案，具有如下优点：通过测试模式开关和正常工作开关之间的路径切换，控制测试模式开关打开时，输入测试信号至内部电路进行测试，测试完成后，控制正常工作开关打开时，输入正常工作信号至内部电路进行运行，保证了在正常工作时，对内部电路的保护，避免输入的信号对内部电路造成损坏，同时，正常运行的路径并不受测试路径的影响。

上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。

附图说明

在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。

图1为本发明实施例提供的测试模式复用器的电路结构示意图。

图2为本发明实施例提供的包括有控制器的测试模式复用器的电路结构示意图。

图3为本发明实施例提供的另一种测试模式复用器的电路结构示意图。

图4为本发明实施例提供的另一种包括有控制器的测试模式复用器的电路结构示意图。

附图标记：

100内部电路；101mos管；102电源；

200测试模式开关；

201测试信号控制端；202测试信号输入端；203测试信号输出端；

300正常模式开关；

301正常工作控制端；302正常工作输入端；303正常工作输出端；

210第一pmos管；220第一nmos管；

211第一pmos管的栅极；212第一nmos管的栅极；

310第二pmos管；320第二nmos管；

311第二pmos管的栅极；312第二nmos管的栅极；

400控制器；

401控制器的第一输出端；402控制器的第二输出端；

403控制器的第一输入端；404控制器的第二输入端。

具体实施方式

在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

实施例一

在一种具体实施方式中，提供一种测试模式复用器，如图1所示，用于存储芯片，包括：

测试模式开关200，测试模式开关200具有测试信号输入端202、测试信号控制端201和测试信号输出端203，测试信号输入端202用于接收测试信号，测试信号输出端203连接存储芯片的内部电路100，测试信号控制端201用于接收控制测试模式开关200通断的第一控制信号；及

正常工作开关300，正常工作开关300具有正常工作输入端302、正常工作控制端301和正常工作输出端303，正常工作输入端302用于接收正常运行信号，正常工作输出端303连接存储芯片的所述内部电路100，正常工作控制端301用于接收控制正常工作开关300通断的第二控制信号。

在本实施方式中，在测试模式开关200和正常工作开关300相互切换，在测试模式下，测试信号控制端201接收控制测试模式通断的第一控制信号，若第一控制信号控制测试模式开关200打开，测试信号通过测试信号输入端202和测试信号输出端203进入存储芯片的内部电路100，内部电路100根据测试信号得到内部电路100的正常工作的参数范围，第二控制信号控制正常工作开关300打开，正常工作信号通过正常工作输入端302和正常工作输出端303进入内部电路100，保证了在正常工作时，对内部电路100的保护，避免输入的信号对内部电路100造成损坏，同时，正常运行的路径并不受测试路径的影响。

在上述测试模式复用器的基础上，如图3和4所示，测试模式开关200包括第一pmos管210和第一nmos管220，第一pmos管和第一nmos管的其中一栅极(211或212)用于接收控制测试模式开关200通断的第一控制信号，第一pmos管210和第一nmos管220的其中一源极用于接收测试信号，第一pmos管210和第一nmos管220的其中一漏极与内部电路100连接。

其中，第一pmos管的栅极211或第一nmos管的栅极212为测试信号控制端201，第一pmos管210的源极或第一nmos管220的源极为测试信号输入端202，第一pmos管210的漏极或第一nmos管220的漏极为测试信号输出端203。

在上述测试模式复用器的基础上，正常运行开关包括第二pmos管310和第二nmos管320，第二pmos管的栅极311或第二nmos管的栅极312用于接收控制正常工作开关300通断的第二控制信号，第二pmos管310的源极或第一nmos管220的源极用于接收正常运行信号，第二pmos管310的漏极或第二nmos管320的漏极与内部电路100连接。

其中，第二pmos管的栅极311或第二nmos管的栅极312为正常工作控制端301，第二pmos管310的源极或第二nmos管320的源极为正常工作输入端302，第二pmos管310的漏极或第二nmos管320的漏极为正常工作输出端303。

在上述测试模式复用器的基础上，如图2和4所示，还包括：

控制器400，控制器的第一输出端401连接至测试模式开关200中的测试信号控制端201，所述控制器的第二输出端402连接至正常工作开关300中的正常工作控制端301，控制器的第一输入端403用于接收切换命令，控制器400用于根据切换命令发送第一控制信号至测试信号控制端201，发送第二控制信号至正常工作控制端301，第一控制信号和第二控制信号的两者信号为相反。

其中，在进行测试时，控制器400根据切换命令发送表示打开测试模式开关200的第一控制信号至测试信号控制端201，控制测试模式开关200打开，发送表示关闭正常工作模式开关的第二控制信号至正常工作控制端301，控制正常工作开关300关闭，从而进入测试阶段，之后测试模式开关200接收测试信号，并发送至内部电路100进行测试。

若测试结束，控制器400根据切换命令发送表示打开正常工作模式开关的第二控制信号至正常开关控制端，控制正常工作模式开关打开，发送表示关闭测试模式开关200的第一控制信号至测试信号控制端201，控制测试模式开关200关闭，从而进入正常工作阶段，之后正常工作开关300接收正常工作信号，并发送至内部电路100。

需要指出的是，控制器的第一输出端401可连接至测试模式开关200中的第一pmos管的栅极211或者第一nmos管的栅极212，控制器的第二输出端402可连接至正常工作开关300中的第二pmos管的栅极311或者第二nmos管的栅极312，均在本实施方式中的保护范围内。

在上述测试模式复用器的基础上，控制器的第二输入端404连接至内部电路100，控制器的第二输入端404用于接收内部电路100反馈的测试结束命令和正常运行结束命令的其中之一，根据测试结束命令发送第二控制信号至正常工作控制端301，或接收内部电路100反馈的正常运行结束命令，根据正常运行结束命令发送第一控制信号至测试信号控制端201。

其中，控制器400除了通过第一输入端接收切换命令之外，还可以通过内部电路100反馈的测试结束命令或者正常运行结束命令控制测试模式开关200和正常工作开关300之间进行切换。

在上述测试模式复用器的基础上，如图2所示，内部电路100中包括mos管101，测试模式开关200的测试信号输出端203和正常工作开关300的正常工作输出端303与mos管101的栅极连接。

其中，测试信号输入端202接收的测试信号包括接收测试电压信号。与内部电路100中的mos管101栅极连接，目的是通过接受测试电压信号来测试内部电路100中mos管101的阈值电压范围，避免了存储芯片在正常工作时，内部电路100不受损坏。

在上述测试模式复用器的基础上，如图2所示，内部电路100中包括电源102，测试模式开关200的测试信号输出端203和正常工作开关300的正常工作输出端303连接至电源102。

其中，测试信号输入端202接收的测试信号包括测试充电时间信号。测试充电时间信号包括：trcd，(ras－to－casdelay，内存行地址传输到列地址的延迟时间)，行寻址和列寻址时钟周期的差值，或trp，(row－prechargedelay，内存行地址选通脉冲预充电时间)，即在下一个存储周期到来前的预充电需要的时钟周期，tras，(row－activedelay，内存行地址选通延迟时间)等，当然，包括但不限于上述几种时间信号。

以输入测试充电时间信号为trp为例说明，当列操作结束时，ddr3或ddr4需要trp这么多的时间进行预充电，以便为下一次存取操作做准备，因此，测试模式下，测量了trp的时间阈值范围，保证存储芯片在正常工作时，内部电路100在合适的充电时间下运行。

需要指出的是，上述实施方式中，内部电路和测试模式开关、正常工作开关以及控制器均设置在存储芯片内部。

实施例二

本发明还提供了一种存储芯片，包括如上述任一项所述的测试复用器。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。