技术特征：
技术总结
提供了非易失性存储装置。所述非易失性存储装置包括：存储单元阵列，具有多个面；多个页缓冲器，布置为与多个面中的每个面对应；以及控制逻辑电路，被配置为向多个页缓冲器中的每个页缓冲器传输位线设定信号。多个页缓冲器中的每个包括被配置为响应于位线设定信号对感测节点和位线进行预充电的预充电电路以及被配置为响应于位线截止信号执行位线截止操作的截止电路。控制逻辑电路被配置为当位线设定信号的电平根据位线截止信号的梯度而改变时来控制转换时间，其中，位线截止信号从第一电平改变为第二电平。
技术研发人员：朴俊泓;宋基焕;任琫淳;全秀昶;金真怜;俞昌渊;沈烔教;金成镇
受保护的技术使用者：三星电子株式会社
技术研发日：2017.12.07
技术公布日：2018.08.14