本发明有关于一种非易失性存储器，且特别有关于一种可编程的非易失性存储。
背景技术：
请参照图1a与图1b，其所绘示为已知非易失性存储器的存储单元(memorycell)及其等效电路。已知非易失性存储器中的每一个存储单元包括三个串接的n型晶体管制作于p型肼区pw中，并利用浅沟道隔离结构(shallowtrenchisolation，简称sti结构)102、104与其他存储单元隔离。
在p型肼区pw中包括四个n型掺杂区域112、114、116、118，在四个n型掺杂区域112、114、116、118之间的表面上方包括三个栅极122、124、126。
第一n型晶体管m1为选择晶体管(selecttransistor)，其栅极122可作为第一字线wl1。另外，n型掺杂区域112连接至位线bl。再者，n型掺杂区域114可视为第一n型晶体管m1的n型掺杂区域与第二n型晶体管m2的n型掺杂区域相互连接。
第二n型晶体管m2为浮动栅晶体管(floatinggatetransistor)，其栅极124为浮动栅极(floatinggate)。另外，控制线(controlline)cl与浮动栅极之间连接一电容器c。再者，n型掺杂区域116可视为第二n型晶体管m2的n型掺杂区域与第三n型晶体管m3的n型掺杂区域相互连接。
第三n型晶体管m3为选择晶体管，其栅极126作为第二字线wl2，n型掺杂区域118连接至源极线sl。
请参照图2，其所绘示为已知非易失性存储器于编程动作(program)时的偏压示意图。
首先，于存储单元进行编程动作之前，提供的第一字线电压vw1、第二字线电压vw2与控制线电压vc为3.3v，位线电压vb与源极线电压vs为0v，且p型肼区pw接收接地电压(0v)。因此，第一n型晶体管m1与第三n型晶体管m3皆开启(turnon)，使得n型掺杂区域112、114、116、118均为0v。
如图2所示，当存储单元开始进行编程动作时，仅有控制线电压vc提高到10v，而其他端点的偏压维持不变。此时，控制线电压vc与两个n型掺杂区域114、116的电压差为10v。因此，第二n型晶体管m2(亦即，浮动栅晶体管)的栅极氧化层(gateoxide)产生fn穿隧效应(fowler-nordheimtunneling)，载子(carrier)由通道区域穿隧至栅极124，并完成编程动作。亦即，于完成编程动作后，载子会储存于浮动栅晶体管的浮动栅内，且载子为电子。
请参照图3a与图3b，其所绘示为已知非易失性存储器于编程抑制动作(programinhibition)时的偏压示意图以及n型掺杂区的电压变化示意图。
首先，于存储单元进行编程抑制动作之前，提供的第一字线电压vw1、第二字线电压vw2、控制线电压vc、位线电压vb与源极线电压vs均为3.3v，且p型肼区pw接收接地电压(0v)。因此，第一n型晶体管m1与第三n型晶体管m3皆关闭(turnoff)，使得n型掺杂区域112、118为3.3v，且n型掺杂区域114、116为浮接状态(floatingstate)并具有(3.3v-vth)的电压。其中，vth为第一n型晶体管m1与第三n型晶体管m3的临限电压(thresholdvoltage)。
如图3a所示，当存储单元开始进行编程抑制动作时，仅有控制线电压vc提高到10v，而其他端点的偏压维持不变。由于n型掺杂区域114、116为浮接状态，所以两个n型掺杂区域114、116的电压会由(3.3v-vth)被推升(boost)至略低于vc的电位，约为8.5v。此时，控制线电压vc与两个n型掺杂区域114、116的电压差为1.5v，第二n型晶体管m2(亦即，浮动栅晶体管)的栅极氧化层(gateoxide)不会产生fn穿隧效应，将不会有电子穿隧注入于浮动栅极。
再者，由于n型掺杂区域112、114、116、118具有正电压，且p型肼区pw的电压为0v。因此，n型掺杂区域112、114、116、118与p型肼区pw之间产生一空乏区(depletionregion)132。另外，在第一n型晶体管m1中，栅极122与n型掺杂区114之间的漏栅电压(drain-gatevoltage)vdg(8.5v-3.3v)会产生由栅感应出的漏极漏电流(gateinduceddrainleakagecurrent，简称gidl漏电流)i1。同理，在第三n型晶体管m3中，栅极126与n型掺杂区116之间的漏栅电压vdg会也产生gidl漏电流i2。而gidl漏电流i1、i2会造成n型掺杂区域114、116的升压电压(boostvoltage)下降。
如图3b所示，于时间点ta控制线电压vc提高到10v，使得n型掺杂区域114、116的电压提高至8.5v。接着，由于gidl漏电流i1、i2的影响，n型掺杂区域114、116的电压由8.5v开始下降，使得控制线电压vc与n型掺杂区域114、116之间电压差δv开始增加。当电压差δv过大时，第二n型晶体管m2(亦即，浮动栅晶体管)可能会发生fn穿隧效应，导致存储单元被误编程的情况发生。
由以上的说明可知，已知非易失性存储单元于进行编程抑制动作时，由于gidl漏电流i1、i2的影响，可能造成存储单元被误编程的情况。
技术实现要素：
本发明的目的在于提出一种非易失性存储器，于进行编程抑制动作时，可以有效地降低gidl漏电流，以防止存储单元被误编程的情况发生。
本发明为一种非易失性存储器，具有一第一存储单元，包括多个晶体管与一电容器。第一晶体管，具有一第一栅极、一第一端与一第二端。第二晶体管，具有一第二栅极、一第三端与一第四端。第三晶体管，具有一第三栅极、一第五端与一第六端。第四晶体管，具有一第四栅极、一第七端与一第八端。第五晶体管，具有一第五栅极、一第九端与一第十端。电容器，连接于该第三栅极与一控制线之间。该第三栅极为一浮动栅极。该第二端连接至该第三端，该第四端连接至该第五端，该第六端连接至该第七端，该第八端连接至该第九端。
本发明为一种非易失性存储器，包括：一第一字线；一第二字线；一第一辅助线；一第二辅助线；一第一控制线；一第一抹除线；一第一位线；一第一源极线；以及一第一存储单元，包括：一第一晶体管，具有一第一栅极、一第一端与一第二端；一第二晶体管，具有一第二栅极、一第三端与一第四端；一第三晶体管，具有一第三栅极、一第五端与一第六端；一第四晶体管，具有一第四栅极、一第七端与一第八端；一第五晶体管，具有一第五栅极、一第九端与一第十端；一第一电容器，连接于该第三栅极与该第一控制线之间；一第二电容器，连接于该第三栅极与该第一抹除线之间；其中，该第三栅极为一浮动栅极，该第二端连接至该第三端，该第四端连接至该第五端，该第六端连接至该第七端，该第八端连接至该第九端，该第一端连接至该第一位线，该第十端连接至该第一源极线，该第一栅极连接至该第一字线，该第二栅极连接至该第一辅助线，该第四栅极连接至该第二辅助线，该第五栅极连接至该第二字线。
为了对本发明上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下。
附图说明
图1a与图1b为已知非易失性存储器的存储单元及其等效电路。
图2为已知非易失性存储器于编程动作(program)时的偏压示意图。
图3a与图3b为已知非易失性存储器于编程抑制动作时的偏压示意图以及n型掺杂区的电压变化示意图。
图4a与图4b为本发明第一实施例非易失性存储器的存储单元及其等效电路。
图5为本发明非易失性存储器于编程动作时的偏压示意图。
图6a与图6b为本发明非易失性存储器于编程抑制动作时的偏压示意图以及n型掺杂区的电压变化示意图。
图7a至图7c为本发明第二实施例非易失性存储器的存储单元的上视图、等效电路以及存储单元的偏压表。
图8a至图8c为本发明第三实施例非易失性存储器的存储单元的上视图、等效电路以及存储单元的偏压表。
图9a至第9d图为本发明非易失性存储器以及各种动作的偏压表。
【符号说明】
102、104：浅沟道隔离结构
112、114、116、118：n型掺杂区
122、124、126：栅极
132：空乏区
202、204：浅沟道隔离结构
212、213、214、215、216、217：n型掺杂区
221、223、225、227、229：栅极
232：空乏区
712、713、714、715、716、717：n型掺杂区
721、723、725、727、729：栅极
732、734、752、754：p型掺杂区
736、756、762、764：导线
812、813、814、815、816、817、832、834：n型掺杂区
821、823、825、827、829：栅极
852、854：p型掺杂区
836、856、862、864：导线
具体实施方式
基本上，晶体管中的gidl漏电流大小相关于晶体管漏栅电压vdg的大小。因此，本发明提出一种非易失性存储器，于进行偏程抑制动作时，可有效地降低gidl漏电流，并防止非易失性存储器被误编程的情形发生。
请参照图4a与图4b，其所绘示为本发明第一实施例非易失性存储器的存储单元及其等效电路。非易失性存储器中的每一个存储单元包括五个串接的n型晶体管制作于p型肼区中，并利用sti结构202、204与其他存储单元隔离。
在p型肼区pw中包括六个n型掺杂区域212、213、214、215、216、217，在六个n型掺杂区域212、213、214、215、216、217之间的表面上方包括五个栅极221、223、225、227、229。
第一n型晶体管m1为选择晶体管，其栅极221可作为第一字线wl1。另外，n型掺杂区域212连接至位线bl。再者，n型掺杂区域213可视为第一n型晶体管m1的n型掺杂区域与第二n型晶体管m2的n型掺杂区域相互连接。
第二n型晶体管m2为辅助晶体管(auxiliarytransistor)，其栅极223可作为第一辅助线(auxiliaryline)ag1。再者，n型掺杂区域214可视为第二n型晶体管m2的n型掺杂区域与第三n型晶体管m3的n型掺杂区域相互连接。
第三n型晶体管m3为浮动栅晶体管(floatinggatetransistor)，其栅极225为浮动栅极(floatinggate)。另外，控制线(controlline)cl与栅极225之间连接一电容器c。再者，n型掺杂区域215可视为第三n型晶体管m3的n型掺杂区域与第四n型晶体管m4的n型掺杂区域相互连接。
第四n型晶体管为辅助晶体管，其栅极227可作为第二辅助线ag2。再者，n型掺杂区域216可视为第四n型晶体管m4的n型掺杂区域与第五n型晶体管m5的n型掺杂区域相互连接。
第五n型晶体管m5为选择晶体管，其栅极229作为第二字线wl2，n型掺杂区域217连接至源极线sl。
如图4b所示的等效电路。第一n型晶体管m1具有第一栅极、第一端与第二端；第二n型晶体管m2具有第二栅极、第三端与第四端；第三n型晶体管m3具有第三栅极、第五端与第六端；第四n型晶体管m4具有第四栅极、第七端与第八端；第五n型晶体管m5具有第五栅极、第九端与第十端。
再者，由于五个n型晶体管m1～m5串接，所以第二端连接至第三端，第四端连接至第五端，第六端连接至第七端，第八端连接至第九端。另外，电容器c则连接于第三栅极与控制线cl之间。
再者，第一栅极连接至第一字线wl1，第二栅极连接至第一辅助线ag1，第三栅极为浮动栅极，第四栅极连接至第二辅助线ag2，第五栅极连接至第二字线wl2。
请参照图5，其所绘示为本发明非易失性存储器于编程动作(program)时的偏压示意图。
首先，于存储单元进行编程动作之前，提供的第一辅助线电压vag1与第二辅助线电压vag2为5v；第一字线电压vw1、第二字线电压vw2与控制线电压vc为3.3v；位线电压vb与源极线电压vs为0v；且p型肼区pw接收接地电压(0v)。因此，第一n型晶体管m1、第二n型晶体管m2、第四n型晶体管m4与第五n型晶体管m5皆开启(turnon)，使得n型掺杂区域212、213、214、215、216、217均为0v。
如图5所示，当存储单元开始进行编程动作时，仅有控制线电压vc提高到10v，而其他端点的偏压维持不变。此时，控制线电压vc与两个n型掺杂区域214、215的电压差很大，约为10v。因此，第三晶体管m3(亦即，浮动栅晶体管)的栅极氧化层(gateoxide)产生fn穿隧效应(fowler-nordheimtunneling)，载子(carrier)由通道区域穿隧至栅极225，并完成编程动作。亦即，于完成编程动作后，载子会储存于浮动栅晶体管的浮动栅内，且载子为电子。
请参照图6a与图6b，其所绘示为本发明非易失性存储器于编程抑制动作(programinhibition)时的偏压示意图以及n型掺杂区的电压变化示意图。
首先，于存储单元进行编程抑制动作之前，提供的第一辅助线电压vag1与第二辅助线电压vag2为5v；第一字线电压vw1、第二字线电压vw2、控制线电压vc为3.3v；位线电压vb与源极线电压vs为3.3v；且p型肼区pw接收接地电压(0v)。因此，第一n型晶体管m1与第五n型晶体管m5皆关闭(turnoff)，使得n型掺杂区域212、217为3.3v，且n型掺杂区域213、214、215、216为浮接状态(floatingstate)。
如图6a所示，当存储单元开始进行编程抑制动作时，仅有控制线电压vc提高到10v，而其他端点的偏压维持不变。由于n型掺杂区域213、214、215、216为浮接状态，所以n型掺杂区域214、215的电压会被推升(boost)至约8.5v，n型掺杂区域213、216的电压会被推升(boost)至约4.3v。此时，控制线电压vc与两个n型掺杂区域214、215的电压差大约为1.5v，第三n型晶体管m3(亦即，浮动栅晶体管)的栅极氧化层(gateoxide)不会产生fn穿隧效应，将不会有电子穿隧注入于浮动栅极。
再者，由于n型掺杂区域212、213、214、215、216、217具有正电压，且p型肼区pw的电压为0v。因此，n型掺杂区域212、213、214、215、216、217与p型肼区pw之间产生一空乏区(depletionregion)232。
另外，在第二n型晶体管m2中，栅极223与n型掺杂区214之间的漏栅电压vdg(8.5v-5v)会产生gidl漏电流ia。在第四n型晶体管m4中，栅极227与n型掺杂区215之间的漏栅电压vdg(8.5v-5v)会产生gidl漏电流ib。
相较于已知图2中晶体管的漏栅电压vdg，本发明存储单元于进行存储单元进行编程抑制动作时，晶体管的漏栅电压vdg较小，所以会产生较小的gidl漏电流ia、ib。
如图6b所示，于时间点tb控制线电压vc提高到10v，使得n型掺杂区域214、215的电压提高至8.5v。由于gidl漏电流ia、ib很小，所以n型掺杂区域214、215的电压下降的幅度很小。因此，控制线电压vc与n型掺杂区域214、215之间电压差δv很小，不会发生fn穿隧效应。亦即，存储单元不会被被误编程。
由以上的说明可知，本发明非易失性的存储单元于进行编程抑制动作时，确实可以有效地降低gidl漏电流，以防止存储单元被误编程的情况发生。再者，于第一实施例中所提供的偏压电压仅是用来说明非易失性存储器的运作原理，并非用来限定本发明。在此领域的技术人员适度的修改偏压电压，也可以达成本发明所欲达成的目的。
请参照图7a至图7b，其所绘示为本发明第二实施例非易失性存储器的存储单元的上视图以及等效电路。本发明第二实施例的非易失性存储器除了可进行编程动作与抑制编程动作之外，也可进行抹除动作。以下举例说明。
半导体基板(substrate)中包括p型肼区pw、第一n型肼区nw1与第二n型肼区nw2。再者，栅极721、723、727、729覆盖于p型肼区pw上。另外，栅极725覆盖于p型肼区pw、第一n型肼区nw1与第二n型肼区nw2。
接着，以栅极725为遮罩(mask)进行p型离子布植后，于第一n型肼区nw1中形成p型掺杂区732、734，且于第二n型肼区nw2中形成p型掺杂区752、754。另外，以栅极721、72725、727、729为遮罩进行n型离子布植后，于p型肼区pw中形成n型掺杂区712、713、714、715、716、717。
再者，导线762连接至n型掺杂区域712；导线764连接至n型掺杂区域717；导线736连接至p型掺杂区域732、734；导线756连接至p型掺杂区域752、754。
根据本发明的第二实施例，p型肼区pw区域的结构类似于图4a的非易失性存储器，具有五个串接的晶体管m1～m5。其中，导线762作为位线bl，栅极721作为第一字线wl1，栅极723作为第一辅助线ag1、栅极725作为浮动栅极，栅极727作为第二辅助线ag2，栅极729作为第二字线wl2，导线764作为源极线sl。
再者，栅极725(浮动栅极)延伸至第一n型肼区nw1，且栅极725与p型掺杂区732、734形成p型晶体管。再者，导线736连接于此型晶体管的漏极与源极，并形成一电容器cc。亦即，电容器cc的一端连接至栅极725(浮动栅极)，电容器cc的另一端连接至导线736，且导线736作为控制线cl。
另外，栅极725(浮动栅极)延伸至第二n型肼区nw2，且栅极725与p型掺杂区752、754形成p型晶体管。再者，导线756连接于此p型晶体管的漏极与源极，并形成一电容器ce。其中，电容器ce的一端连接至栅极725(浮动栅极)，电容器ce的另一端连接至导线756，且导线756作为抹除线el(eraseline)。
请参照图7c，其所绘示为本发明第二实施例非发性存储器的存储单元的偏压表。基本上，第二实施例的编程动作与抑制编程动作之原理相同于第一实施例，此处不再赘述。
于编程动作(pgm)时，提供vpp至控制线cl、抹除线el、第一n型肼区nw1与第二n型肼区nw2；提供vp1至第二字线wl2；提供vp2至第二辅助线ag2；提供vp3至第一字线wl1；提供vp4至第一辅助线ag1；以及提供0v至位线bl、源极线sl与p型肼区pw。于编程动作时，vpp为编程电压(programvoltage)具有最高电压值，vp2等于vp4，vp1等于vp3，vp2大于等于vp1，且vp1大于0v。
于抑制编程动作(pgminhibit)时，提供vpp至控制线cl、抹除线el、第一n型肼区nw1与第二n型肼区nw2；提供vi1至第二字线wl2；提供vi2至第二辅助线ag2；提供vi3至第一字线wl1；提供vi4至第一辅助线ag1；提供vi5至位线bl；提供vi6至源极线sl；以及提供0v至p型肼区pw。于抑制编程动作时，vpp为最高电压，vi2等于vi4，vi1等于vi3，vi5等于vi6，vi2大于等于vi1，vi1大于等于vi5且vi5大于0v。
于抹除动作(ers)时，提供vee至抹除线el与第二n型肼区nw2；提供ve1至第二字线wl2；提供ve2至第二辅助线ag2；提供ve3至第一字线wl1；提供ve4至第一辅助线ag1；以及提供0v至控制线cl、第一n型肼区nw1、位线bl、源极线sl与p型肼区pw。于抹除动作时，vee为抹除电压具有最高电压值，ve2等于ve4，ve1等于ve3，ve2大于等于ve1，且ve1大于0v。
举例来说，vee为10v，ve1为3.3v，ve2为5v。因此，于抹除动作时，晶体管m1、m2、m4与m5开启，且储存于栅极725(浮动栅极)内的载子穿透电容器ce并由抹除线el离开非易失性存储器。
于读取动作(read)时，提供vr1至第二字线wl2；提供vr2至第二辅助线ag2；提供vr3至第一字线wl1；提供vr4至第一辅助线ag1；提供vr5至控制线cl与第一n型肼区nw1；提供vr6至抹除线el与第二n型肼区nw2；提供vrr至位线bl以及提供0v至源极线sl与p型肼区pw。于读取动作时，vrr为读取电压，vr2等于vr4，vr1等于vr3，vr5等于vr6，vr2大于等于vr1，vr5大于等于0v，且vrr大于0v。
举例来说，vrr为1v，vr1为1.8v，vr2为3.3v，vr5为0v。因此，于读取动作时，晶体管m1、m2、m4与m5开启，并根据晶体管m3的开启于否，产生大小不同的读取电流(readcurrent)，由位线bl流向源极线sl。而根据读取电流的大小即可判断非易失性存储器的储存状态。
请参照图8a至图8b，其所绘示为本发明第三实施例非易失性存储器的存储单元的上视图以及等效电路。以下举例说明。
深n型肼区(deepnwell，dnw)中包括n型肼区nw、第一p型肼区pw1与第二p型肼区pw2。再者，栅极821、823、827、829覆盖于第一p型肼区pw1上。另外，栅极825覆盖于第一p型肼区pw1、n型肼区nw与第二p型肼区pw2。
接着，以栅极825为遮罩(mask)进行p型离子布植后，于n型肼区nw中形成p型掺杂区852、854。另外，以栅极821、823、825、827、829为遮罩进行n型离子布植后，于第一p型肼区pw1中形成n型掺杂区812、813、814、815、816、817，并且于第二p型肼区pw2中形成n型掺杂区832、834。
再者，导线862连接至n型掺杂区域812；导线864连接至n型掺杂区域817；导线836连接至n型掺杂区域832、834；导线856连接至p型掺杂区域852、854。
根据本发明的第三实施例，第一p型肼区pw1区域的结构类似于图4a的易失性存储器，具有五个串接的晶体管m1～m5。其中，导线862作为位线bl，栅极821作为第一字线wl1，栅极823作为第一辅助线ag1、栅极825作为浮动栅极，栅极827作为第二辅助线ag2，栅极829作为第二字线wl2，导线864作为源极线sl。
再者，栅极825(浮动栅极)延伸至第二p型肼区pw2，且栅极825与n型掺杂区832、834形成一n型晶体管。再者，导线836连接于n型晶体管的漏极与源极，并形成一电容器cc。亦即，电容器cc的一端连接至栅极825(浮动栅极)，电容器cc的另一端连接至导线836，且导线836作为控制线cl。
另外，栅极825(浮动栅极)延伸至n型肼区nw，且栅极825与p型掺杂区852、854形成p型晶体管。再者，导线856连接于此p型晶体管的漏极与源极，并形成一电容器ce。其中，电容器ce的一端连接至栅极825(浮动栅极)，电容器ce的另一端连接至导线856，且导线856作为抹除线el。
请参照图8c，其所绘示为本发明第三实施例非发性存储器的存储单元的偏压表。相较于图7c，第三实施例在进行各种动作时，提供相同的电压至n型肼区nw以及深n型肼区dnw，而其余的偏压类似于图7c，此处不再赘述。
请参照图9a至第9d图，其所绘示为本发明非易失性存储器以及各种动作的偏压表。其中，非易失性存储器中包括一n×m存储单元阵列c11～cnm，每一存储单元的结构相同于第二实施例或者第三实施例之存储单元，其详细结构不再赘述。
每一行(row)皆有m个存储单元，且受控于一组水平方向信号线。以第一行为例，其包括存储单元c11～c1m，第一组水平方向信号线包括字线wl1<1>、字线wl2<1>、辅助线ag1<1>、辅助线ag2<1>、控制线cl<1>、抹除线el<1>。在有些实施例中，考虑到线路上的简化，在同一行的字线wl1与字线wl2是相连接的，且同一行中的辅助线ag1与辅助线ag2是相连接的。
同理，第n行包括存储单元cn1～cnm，受控于第n组水平方向信号线包括字线wl1<n>、字线wl2<n>、辅助线ag1<n>、辅助线ag2<n>、控制线cl<n>、抹除线el<n>。
再者，每一列(column)皆有n个存储单元，且受控于一组垂直方向信号线。以第一列为例，其包括存储单元c11～cn1，第一组垂直方向信号线包括位线bl<1>、源极线sl<1>。
同理，第m列包括存储单元c1m～cnm，第m组垂直方向信号线包括位线bl<m>、源极线sl<m>。
举例来说，当存储单元阵列的第一行为选定行(selectedrow)时，其他行为非选定行(unselectedrow)。此时，第一行中的任一个存储单元皆可进行编程动作或者编程抑制动作。
如图9b所示，假设针对存储单元c11进行编程动作时，存储单元c11的偏压即为情况i；针对存储单元c12进行编程抑制动作时，存储单元c12的偏压即为状况ii；并依此类推。
再者，由于存储单元c11进行编程动作，因此第一列中的其他存储单元c21～cn1的偏压即为情况iii。另外，由于存储单元c12进行编程抑制动作，因此第二列中的其他存储单元c22～cn2的偏压即为情况iv。同理，其他列的偏压情况也可以依此类推。
如图9c所示，假设欲针对存储单元阵列的第二行进行抹除动作时，第二行即为选定行，其他行即为非选定行。此时，第二行的所有存储单元c21～c2m的偏压即为情况v，且所有存储单元c21～c2m皆进行抹除动作；而其他行的所有存储单元的偏压即为情况vi，不会进行抹除动作。
另外，当存储单元阵列的第一行为选定行时，其他列为非选定行。此时，根据选定行中的存储单元c11～c1m可根据对应的位线是否被选定而产生读取电流。当位线接收vrr时，位线被选定；当位线接收0v或者浮接(floating)时，位线未被选定。
如第9d图所示，假设存储单元c11的位线被选定，存储单元c11的偏压即为情况vii，并产生读取电流；假设存储单元c12的位线未被选定，存储单元c12的偏压即为情况viii，并且无法产生读取电流。并依此类推。
再者，由于存储单元c11的位线被选定，因此第一列中的其他存储单元c21～cn1的偏压即为情况ix，并且无法产生读取电流。另外，由于存储单元c12的位线未被选定，因此第二列中的其他存储单元c22～cn2的偏压即为情况x，并且无法产生读取电流。同理，其他列的偏压情况也可以依此类推。
由以上的说明可知，本发明提出一种非易失性存储器，其存储单元于进行编程抑制动作时，可以有效地降低gidl漏电流，以防止存储单元被误编程的情况发生。
再者，本发明的三个实施例中，串接的五个晶体管m1～m5皆以n型晶体管来说明。当然，在此领域的技术人员，也可以根据本发明所述得的结构来进行修改，并以串接的五个p型晶体管来实现。同理，电容器cc与ce也可以利用n型晶体管或者p型晶体管来实现。
另外，为了让本发明的存储单元运作更有效率，在串接的五个晶体管m1～m5中，第一n型晶体管m1与第五n型晶体管m5的栅极氧化层的厚度较薄，第二n型晶体管m2、第三n型晶体管m3与第四n型晶体管m4的栅极氧化层较厚。举例来说，第二n型晶体管m2、第三n型晶体管m3与第四n型晶体管m4的栅极氧化层皆具有一第一厚度d1，第一n型晶体管m1与第五n型晶体管m5的栅极氧化层皆具有一第二厚度d2，且第一厚度d1大于第二厚度d2。当然，电容器cc与ce也是由晶体管(第六晶体管及第七晶体管)所组成，两个电容器的栅极氧化层也可以为第一厚度d1，亦即与第三n型晶体管m3的栅极氧化层皆具有同样的第一厚度d1。
综上所述，虽然本发明已以实施例公开如上，然其并非用以限定本发明。本发明所属技术领域中的技术人员，在不脱离本发明得到精神和范围内，当可作各种更动与润饰。因此，本发明的保护范围当视所附权利要求所界定者为准。