1.一种半导体存储器件，包括：
第一计数电路，其适用于基于突发刷新命令信号来对在每个突发刷新周期中连续切换的第一时钟信号进行计数，并且产生第一计数码信号；
周期引导电路，其适用于基于突发刷新命令信号和预充电信号来产生在每个突发刷新周期中切换一次的第二时钟信号；
第二计数电路，其适用于对第二时钟信号进行计数并且产生第二计数码信号；以及
控制电路，其适用于基于第一计数码信号和第二计数码信号来在每个突发刷新周期中产生用于锁存目标地址的锁存控制信号。
2.如权利要求1所述的半导体存储器件，当与第一计数码信号相对应的第一计数值和与第二计数码信号相对应的第二计数值相同时，控制电路产生锁存控制信号。
3.如权利要求1所述的半导体存储器件，其中，响应于突发刷新命令信号，第一计数电路在每个突发刷新周期中被初始化之后，在每个突发刷新周期期间对第一时钟信号进行计数。
4.如权利要求1所述的半导体存储器件，其中，周期引导电路产生第二时钟信号，所述第二时钟信号基于突发刷新命令信号来被激活，而基于预充电信号来被去激活。
5.如权利要求1所述的半导体存储器件，其中，控制电路包括：
比较单元，其适用于产生与将与第一计数码信号相对应的第一计数值和与第二计数码信号相对应的第二计数值进行比较的结果相对应的比较信号；
限制单元，其适用于基于比较信号和突发刷新命令信号来产生在限制时段内被激活的限制信号；以及
输出单元，其适用于基于限制信号和第一时钟信号来输出在限制时段内切换的锁存控制信号。
6.如权利要求1所述的半导体存储器件，还包括：
周期转换电路，其适用于基于周期性切换的第三时钟信号来产生非周期性切换的第一时钟信号。
7.一种半导体存储器件，包括：
计数电路，其适用于基于突发刷新命令信号来对在每个突发刷新周期中连续切换的第一时钟信号进行计数，并且产生计数码信号；
周期引导电路，其适用于基于突发刷新命令信号和预充电信号来产生在每个突发刷新周期中切换一次的第二时钟信号；
随机化电路，其适用于基于第二时钟信号来在每个突发刷新周期中产生与随机值相对应的随机码信号；以及
控制电路，其适用于基于计数码信号和随机码信号来在每个突发刷新周期中产生用于锁存目标地址的锁存控制信号。
8.如权利要求7所述的半导体存储器件，当与计数码信号相对应的计数值和与随机码信号相对应的随机值相同时，控制电路产生锁存控制信号。
9.如权利要求7所述的半导体存储器件，其中，响应于突发刷新命令信号，计数电路在每个突发刷新周期中被初始化之后，在每个突发刷新周期期间对第一时钟信号进行计数。
10.如权利要求7所述的半导体存储器件，其中，周期引导电路产生第二时钟信号，所述第二时钟信号基于突发刷新命令信号来被激活，而基于预充电信号来被去激活。
11.如权利要求7所述的半导体存储器件，其中，随机化电路包括：
时钟信号发生单元，其适用于产生第三时钟信号；
随机值发生单元，其适用于基于第三时钟信号来在每个突发刷新周期中产生与随机值相对应的码信号至少一次；以及
锁存单元，其适用于基于第二时钟信号来在每个突发刷新周期中将码信号锁存为随机码信号。
12.如权利要求7所述的半导体存储器件，其中，控制电路包括：
比较单元，其适用于产生与将与计数码信号相对应的计数值和与随机码信号相对应的随机值进行比较的结果相对应的比较信号；
限制单元，其适用于基于比较信号和突发刷新命令信号来产生在限制时段内被激活的限制信号；以及
输出单元，其适用于基于限制信号和第一时钟信号来输出在限制时段内切换的锁存控制信号。
13.如权利要求7所述的半导体存储器件，还包括：
周期转换电路，其适用于基于周期性切换的第四时钟信号来产生非周期性切换的第一时钟信号。
14.一种半导体存储器件，包括：
存储区，其适用于基于正常地址信号来执行正常操作，以及基于目标地址信号来执行目标刷新操作；
刷新控制器，其适用于基于突发刷新命令信号来在每个突发刷新周期中产生锁存控制信号，所述锁存控制信号在与先前突发刷新周期中包括的先前限制时段不同的限制时段内被激活；以及
地址锁存器，其适用于基于锁存控制信号来在每个突发刷新周期中将在不同限制时段内输入的正常地址信号锁存为目标地址信号。
15.如权利要求14所述的半导体存储器件，其中，刷新控制器包括：
第一计数电路，其适用于基于突发刷新命令信号来对在每个突发刷新周期中连续切换的第一时钟信号进行计数，并且产生第一计数码信号；
周期引导电路，其适用于基于突发刷新命令信号和预充电信号来产生在每个突发刷新周期中切换一次的第二时钟信号；
第二计数电路，其适用于对第二时钟信号进行计数，并且产生第二计数码信号；以及
控制电路，其适用于基于第一计数码信号和第二计数码信号来在每个突发刷新周期中产生锁存控制信号。
16.如权利要求15所述的半导体存储器件，当与第一计数码信号相对应的第一计数值和与第二计数码信号相对应的第二计数值相同时，控制电路产生锁存控制信号。
17.如权利要求15所述的半导体存储器件，其中，响应于突发刷新命令信号，第一计数电路在每个突发刷新周期中被初始化之后，在每个突发刷新周期期间对第一时钟信号进行计数。
18.如权利要求15所述的半导体存储器件，其中，周期引导电路产生第二时钟信号，所述第二时钟信号基于突发刷新命令信号来被激活，而基于预充电信号来被去激活。
19.如权利要求15所述的半导体存储器件，其中，控制电路包括：
比较单元，其适用于产生与将与第一计数码信号相对应的第一计数值和与第二计数码信号相对应的第二计数值进行比较的结果相对应的比较信号；
限制单元，其适用于基于比较信号和突发刷新命令信号来产生在限制时段内被激活的限制信号；以及
输出单元，其适用于基于限制信号和第一时钟信号来输出在限制时段内切换的锁存控制信号。
20.如权利要求15所述的半导体存储器件，其中，刷新控制器还包括：
周期转换电路，其适用于基于周期性切换的第三时钟信号来产生非周期性切换的第一时钟信号。
21.如权利要求14所述的半导体存储器件，其中，刷新控制器包括：
计数电路，其适用于基于突发刷新命令信号来对在每个突发刷新周期中连续切换的第一时钟信号进行计数，并且产生计数码信号；
周期引导电路，其适用于基于突发刷新命令信号和预充电信号来产生在每个突发刷新周期中切换一次的第二时钟信号；
随机化电路，其适用于基于第二时钟信号来在每个突发刷新周期中产生与随机值相对应的随机码信号；以及
控制电路，其适用于基于计数码信号和随机码信号来在每个突发刷新周期中，当与计数码信号相对应的计数值和与随机码信号相对应的随机值相同时，产生锁存控制信号。
22.如权利要求21所述的半导体存储器件，当与计数码信号相对应的计数值和与随机码信号相对应的随机值相同时，控制电路产生锁存控制信号。
23.如权利要求21所述的半导体存储器件，其中，响应于突发刷新命令信号，计数电路在每个突发刷新周期中被初始化之后，在每个突发刷新周期期间对第一时钟信号进行计数。
24.如权利要求21所述的半导体存储器件，其中，周期引导电路产生第二时钟信号，所述第二时钟信号基于突发刷新命令信号来被激活，而基于预充电信号来被去激活。
25.如权利要求21所述的半导体存储器件，其中，随机化电路包括：
时钟信号发生单元，其适用于产生第三时钟信号；
随机值发生单元，其适用于基于第三时钟信号来在每个突发刷新周期中产生与随机值相对应的码信号至少一次；以及
锁存单元，其适用于基于第二时钟信号来在每个突发刷新周期中将码信号锁存为随机码信号。
26.如权利要求21所述的半导体存储器件，其中，控制电路包括：
比较单元，其适用于产生与将与计数码信号相对应的计数值和与随机码信号相对应的随机值进行比较的结果相对应的比较信号；
限制单元，其适用于基于比较信号和突发刷新命令信号来产生在限制时段内被激活的限制信号；以及
输出单元，其适用于基于限制信号和第一时钟信号来输出在限制时段内切换的锁存控制信号。
27.如权利要求21所述的半导体存储器件，其中，刷新控制器包括：
周期转换电路，其适用于基于周期性切换的第四时钟信号来产生非周期性切换的第一时钟信号。
28.如权利要求14所述的半导体存储器件，其中，存储区基于突发刷新命令信号和在先前限制时段内被锁存为目标地址信号的先前目标地址信号来在每个突发刷新周期中执行目标刷新操作。