一种存储器测试装置与系统的制作方法

本申请涉及存储器领域，具体而言，涉及一种存储器测试装置与系统。

背景技术：

存储器是一种在电子计算机中，用来存储数据和指令等的记忆部件。目前，由于计算机的普及，存储器也得到了广泛的使用。

在存储器制造完成后，一般需要对存储器进行测试，以确保投入使用的存储器均为良片。

目前，传统的测试方式为通过在测试机台上搭建测试环境实现测试，然而，当需要测试时，需要在测试机台上经过复杂的调试才能搭建出测试环境，因此对于存储器的测试效率不高。

技术实现要素：

本申请的目的在于提供一种存储器测试装置，以解决现有技术中通过测试机台直接对存储器进行检测时，测试效率不高的问题。

本申请的另一目的在于提供一种存储器测试系统，以解决现有技术中通过测试机台直接对存储器进行检测时，测试效率不高的问题。

为了实现上述目的，本申请实施例采用的技术方案如下：

一方面，本发明实施例提供了一种存储器测试装置，应用于存储器测试系统，所述存储器测试系统还包括测试机台与待测试存储器，所述存储器测试装置包括寄存器组件、命令解析组件、测试控制组件、测试结果获取组件，所述寄存器组件分别与所述测试机台、所述命令解析组件、所述测试结果获取组件连接，所述测试控制组件分别与所述待测试存储器、所述命令解析组件连接；

所述寄存器组件用于接收所述测试机台发送的测试指令，并依据所述测试指令生成控制指令；

所述命令解析组件用于对所述控制指令进行解析，并生成测试触发信号，以控制所述测试控制组件工作；

所述测试控制组件用于在工作时生成测试时序，以对所述待测试存储器进行测试；

所述测试结果获取组件用于获取所述待测试存储器的测试结果，并将所述测试结果发送至所述寄存器组件，以使所述测试机台通过读取所述测试结果确定所述待测试存储器是否合格。

另一方面，本发明实施例还提供了一种存储器测试系统，所述存储器测试系统包括测试机台、待测试存储器以及上述的存储器测试装置，所述测试机台、所述存储器测试装置以及所述待测试存储器依次连接，所述测试机台用于通过所述存储器测试装置对所述待测试存储器进行测试。

相对于现有技术，本发明具有以下有益效果：

本发明提供了一种存储器测试装置与系统，存储器测试系统包括测试机台与待测试存储器，该存储器测试装置包括寄存器组件、命令解析组件、测试控制组件、测试结果获取组件，寄存器组件分别与测试机台、命令解析组件、测试结果获取组件连接，测试控制组件分别与待测试存储器、命令解析组件连接，测试结果获取组件还与寄存器组件连接。其中，寄存器组件用于接收测试机台发送的测试指令，并依据测试指令生成控制指令，命令解析组件用于对控制指令进行解析，并生成测试触发信号，以控制测试控制组件工作，测试控制组件用于在工作时生成测试时序，以对待测试存储器进行测试，测试结果获取组件用于获取待测试存储器的测试结果，并将测试结果发送至寄存器组件，以使测试机台通过读取测试结果确定待测试存储器是否合格。一方面，通过测试机台发送的测试指令进行存储器的测试，然后通过测试机台读取存储器测试装置中的测试结果，进而达到了对存储器测试的效果。测试机台另一方面，由于测试机台只需发送测试指令，因此无需对测试机台进行复杂的调试搭建测试环境，达到提升测试效率的效果。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。

图1为本申请实施例提供的存储器测试装置的一种模块示意图。

图2为本申请实施例提供的存储器测试装置的另一种模块示意图。

图3为本申请实施例提供的控制寄存器的模块示意图。

图中：100-存储器测试装置；110-寄存器组件；111-配置寄存器；112-控制寄存器；1121-软复位寄存器；1122-测试触发寄存器；113-状态寄存器；114-测试结果寄存器；120-命令解析组件；130-测试控制组件；131-全零测试控制组件；132-字线和位线测试控制组件；133-预编程测试控制组件；140-测试结果获取组件；200-测试机台；300-待测试存储器。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

第一实施例

正如背景技术中所述，现有存储器在生产后，一般需要进行测试。例如otp(onetimeprogrammabl，一次性可编程)存储器，一般而言，集成otp芯片在机台测试阶段需要做的测试包括：

1、全零测试(blankchecktest)，此测试的目的是检测芯片存储空间是否全部为零，如果检测出存储空间全部为零，那么此芯片应该划分为良片；如果有检测出为1的比特，那么此芯片应该划分为废片。

2、字线和位线完整性测试(wordlineandbitlineintegritytest)，此测试的目的是为了检测otp存储空间的字线和位线的完整性及对应的外围电路是否有严重缺陷。

3、预编程测试(pre-programtest)，此测试的目的是在真正编程之前筛选出编程电路中有严重缺陷的芯片。

由于传统的otp芯片内部不含有全零测试硬件电路、字线和位线完整性测试的电路、预编程测试电路，因此需要在测试机台上搭建较复杂的调试、测试环境来实现三者的测试功能，导致了otp芯片的筛片效率不高。同时由于测试机台与被测试otp芯片的已经引脚直接连接，导致在测试过程中可能损坏otp芯片的引脚或对otp芯片的引脚造成不良影响，使得otp芯片的性能下降。

有鉴于此，本发明实施例提供了一种存储器测试装置，以达到通过通过硬件电路实现全零测试硬件电路、字线和位线完整性测试的电路以及预编程测试电路的功能，并通过测试机台模拟cpu寄存器访问方式简化了测试指令，免去搭建复杂的测试环境，从而大大提高测试效率，并且避免了测试机台直接接触存储器的引脚，达到保护存储器引脚的目的。

下面对本发明实施例提供的存储器测试装置进行示例性说明：

首先，请参阅图1，需要说明的是，该存储器测试装置100应用于存储器测试系统，存储器测试系统还包括测试机台200与待测试存储器300。其中，测试机台200即用于发送测试指令的机台，待测试存储器300即指在生产完成后，需要进行测试的存储器。

需要说明的是，该存储器测试装置100分别与测试机台200与待测试存储器300连接，进而使得测试机台200通过该存储器测试装置100对待测试存储器300进行测试。并且，在测试过程中，可以为多个待测试存储器300依次通过存储器测试装置100进行测试，即一个接一个地进行测试，也可以将待测试存储器300分为多批，每批存储器中包括多个存储器，并利用存储器测试装置100对存储器按批次进行测试，即每次同时测试多个存储器，本申请对此并不做任何限定。

作为本申请一种可能的实现方式，存储器测试装置100包括寄存器组件110、命令解析组件120、测试控制组件130、测试结果获取组件140，其中，寄存器组件110分别与测试机台200、命令解析组件120、测试结果获取组件140连接，测试控制组件130分别与待测试存储器300、命令解析组件120连接，测试结果获取组件140还与寄存器组件110连接。

在对存储器进行测试的过程中，首先利用寄存器组件110接收测试机台200发送的测试指令，并依据测试指令生成控制指令，然后由命令解析组件120对控制指令进行解析，并生成测试触发信号，以控制测试控制组件130工作；并且测试控制组件130在工作时生成测试时序，从而对待测试存储器300进行测试；最后通过测试结果获取组件140获取待测试存储器300的测试结果，并将测试结果发送至寄存器组件110，以使测试机台200通过读取测试结果确定待测试存储器300是否合格。

第一方面，本申请利用存储器测试装置100的硬件电路对存储器进行测试，即通过测试机台200发送的测试指令进行存储器的测试，然后通过测试机台200读取存储器测试装置100中的测试结果，进而达到了对寄存器测试的效果。第二方面，由于本申请提供的存储器测试装置100分别与待检测存储器与测试机台200之间连接，因此避免了测试机台与存储器引脚之间的直接接触，避免了存储器引脚因测试机台200在测试过程中可能存在的损坏及不良影响。第三方面，由于测试机台200只需发送测试指令，因此无需对测试机台200进行复杂的调试搭建测试环境，达到提升测试效率、节省测试成本的效果。

并且，请参阅图2，作为本申请一种可能的实现方式，测试控制组件130包括全零测试控制组件131、字线和位线测试控制组件132以及预编程测试控制组件133，且全零测试控制组件131、字线和位线测试控制组件132以及预编程测试控制组件133均分别与命令解析组件120、待测试存储器连接。即本发明提供的存储器测试装置100通过硬件电路实现对存储器的测试功能。通过测试机台200对存储器测试装置100的简单配置，即可触发该存储器测试装置100内部的全零测试控制组件131、字线和位线测试控制组件132以及预编程测试控制组件133中的任意一个组件进行工作，进而完成指定的测试，并通过测试机台200对测试结果进行读取。

作为一种可选的实现方式，寄存器组件110包括配置寄存器111、控制寄存器112、状态寄存器113以及测试结果寄存器114，其中，配置寄存器111用于依据测试机台200发送的时钟计算测试控制组件130包括全零测试控制组件131、字线和位线测试控制组件132以及预编程测试控制组件133翻转对应的时间。即在本申请中，为了避免在测试过程中的混乱，全零测试控制组件131、字线和位线测试控制组件132以及预编程测试控制组件133中每次仅能有一个组件进行工作，例如对一个存储器而言，首先利用全零测试控制组件131测试其存储空间是否全部为零，然后利用字线和位线测试控制组件132测试其字线和位线的完整性及对应的外围电路是否存在缺陷，最后利用预编程测试控制组件133测试其编程电路是否存在缺陷。通过配置寄存器111能够计算出每个组件翻转对应的时间，进而确定出在某一个时间点时，存储器测试装置100正在执行哪种类型的测试。

并且，配置寄存器111还用于配置全零测试控制组件131、字线和位线测试控制组件132或预编程测试控制组件133作为目标控制组件，以达到使目标控制组件处于待工作状态的效果，其中，指命令解析组件120在生成测试触发信号后，控制处于待工作状态的目标控制组件工作。例如，对于某一批存储器而言，需要先进行全零测试，然后再进行字线和位线测试，最后进行预编程测试。则配置寄存器111会先配置全零测试控制组件131工作，并在全零测试正常后，配置字线和位线测试控制组件132工作，并在字线和位线测试正常后，最后配置预编程测试控制组件133工作。同时，由于配置寄存器111能够机各个控制组件翻转对应的时间，因此其能够准确配置每个时间点应该由哪个控制组件进行工作。例如，全零测试控制组件131翻转对应的时间为1s，字线和位线测试控制组件132翻转对应的时间为2s，预编程测试控制组件133翻转对应的时间为3s，则在接收到测试指令后，配置寄存器111会配置全零测试控制组件131处于待工作状态，使得在命令解析组件生成测试触发信号后，控制全零测试控制组件131工作；在接收到测试指令后1s后，配置寄存器111会配置字线和位线测试控制组件132处于待工作状态，使得在命令解析组件生成测试触发信号后，控制字线和位线测试控制组件132工作；在接收到测试指令后3s后，配置寄存器111会配置预编程测试控制组件133处于待工作状态，使得在命令解析组件生成测试触发信号后，控制预编程测试控制组件133工作。

控制寄存器112用于复位存储器测试装置100，并生成测试开始信号，以使命令解析组件120依据测试开始信号控制处于待工作状态的组件工作。

作为本申请的一种可能的实现方式，请参阅图3，控制寄存器112包括软复位寄存器1121与测试触发寄存器1122。其中，软复位寄存器1121用于复位存储器测试装置100；即在需要进行存储器测试时，软复位寄存器1121会复位本发明提供的存储器测试装置100，完成测试前的复位操作，以减小在测试过程中出现的误差。

在配置寄存器111配置完毕后，测试触发寄存器1122在接收到测试机台200发送的测试指令时，控制全零测试控制组件131、字线和位线测试控制组件132或预编程测试控制组件133工作。其中，本发明所述的测试指令，指测试机台200通过总线写测试触发寄存器1122，进而触发存储器测试装置100的内部测试指令开始执行。例如，在测试触发寄存器1122未被触发时，其内部存储的值为0，而当测试机台200在触发寄存器中写入1时，表示测试触发寄存器1122已被触发，测试开始。

状态寄存器113用于记录全零测试控制组件131、字线和位线测试控制组件132或预编程测试控制组件133的测试是否完成。即全零测试控制组件131、字线和位线测试控制组件132以及预编程测试控制组件133在测试完成后，会向状态寄存器113发送相应的测试完成信号。例如，当测试未完成时，全零测试控制组件131、字线和位线测试控制组件132或预编程测试控制组件133向状态寄存器113发送低电平信号，此时状态寄存器113存储的值为0；当测试完成后，全零测试控制组件131、字线和位线测试控制组件132或预编程测试控制组件133向状态寄存器113发送高电平信号，此时状态寄存器113存储的值为1。测试机台200通过读取状态寄存器113内存储的值，能够确定全零测试控制组件131、字线和位线测试控制组件132或预编程测试控制组件133的测试是否完成。

测试结果寄存器114用于保存测试结果获取组件140获取的测试结果。以供测试机台200通过总线进行查询，使得测试机台200通过测试结果即可确定存储器的三项测试是否通过。由于此测试电路用于测试机台200测试期间对存储器的筛片，因此本发明提供测试结果仅表示是否通过。例如，当测试结果未通过时，测试结果寄存器114中存储的测试结果为0；当测试结果通过时，测试结果寄存器114中存储的测试结果为1。

可以理解地，测试机台200会一直读取状态寄存器113中的值，以确定测试是否完成，当读取的状态寄存器113中的值为1时(即表示测试完成)，测试机台200会继续读取测试结果寄存器114中的值，以确定被测试的存储器是否为良片。作为本申请的一种实现方式，当三种测试均通过时，测试结果寄存器114中存储的测试结果为1，该存储器被确定为良片。当然地，作为本申请的另一种实现方式，存储器测试装置100也可以仅对其中的一项或两项功能进行测试，例如，在已经确定存储器的全部存储空间为零，且子线和位线完成的前提下，只需要对存储器进行预编程进行测试，则当与编程通过时，则测试结果寄存器114中存储的测试结果为1。

命令解析组件120用于根据测试机台200配置的寄存器的值完成对应的测试命令的解析，即本发明所述的控制指令，指寄存器组件110中各寄存器的值。命令解析组件120会结合测试触发寄存器1122的值生成对应的三种测试电路(即三种控制组件)的测试触发信号，使得三种测试电路的其中一种测试电路开始工作。其中，通过配置寄存器111配置具体工作的测试电路。

下面对全零测试控制组件131、字线和位线测试控制组件132以及预编程测试控制组件133的具体工作原理进行说明：

在命令解析组件120生成测试触发信号后，会控制全零测试控制组件131、字线和位线测试控制组件132以及预编程测试控制组件133中任意一个组件依据测试触发信号工作。

并且当全零测试控制组件131工作时，全零测试控制组件131用于生成第一测试时序，以对待测试存储器300进行全零测试；当字线和位线测试控制组件132工作时，字线和位线测试控制组件132用于生成第二测试时序，以对待测试存储器300进行完整性测试；当预编程测试控制组件133工作时，预编程测试控制组件133用于生成第三测试时序，以对待测试存储器300进行预编程测试。

作为本申请一种可选的实现方式，待测试存储器300包括多个存储单元，全零测试控制组件131包括第一状态机及相应的控制电路，字线和位线测试控制组件132包括第二状态机及相应的控制电路，预编程测试控制组件133包括第三状态机及相应的控制电路。其中，第一状态机、第二状态机或第三状态机用于依次生成每个存储单元的测试时序与测试地址，直至接收到所有存储单元的测试通过信号或接收到任意一个存储单元的测试未通过信号。

并且，测试结果获取组件140还分别与全零测试控制组件131、字线和位线测试控制组件132以及预编程测试控制组件133连接。以全零测试控制组件131为例进行说明，当命令解析组件120生成测试触发信号控制全零测试控制组件131开始工作时，全零测试控制组件131生成满足全零测试的存储器引脚的时序，被测试的存储器依据该测试时序工作并输出反馈信息，当反馈信息符合期望(即反馈信息为预设值)时，测试结果获取组件140生成测试通过信号，并将测试通过信号发送至第一状态机，第一状态机依据测试通过信号生成下一测试地址，直至接收到所有存储单元的测试通过信号或接收到任一存储单元的测试未通过信号。

即全零测试控制组件131会依次对存储器内的每个存储单元进行全零测试，并且，全零测试控制组件131会对每个存储单元生成相应的测试地址，例如，全零测试控制组件131在测试其中某一个存储单元时，生成的测试地址为1，同时生成相应的测试时序。当存储器依据该测试时序与测试地址输出的反馈结果是全0，则表示该存储单元对应的存储空间全部为零，测试结果获取组件140在获取该反馈信息后，确定当前地址测试通过，此时测试结果获取组件140会生成测试通过信号，并将该测试通过信号与当前测试地址一起发送至全零测试控制组件131。

当全零测试控制组件131接收到该测试通过信号与当前测试地址后，自动生成下一个测试地址，例如该测试地址为5，继续执行上述操作。直至整个存储器的所有存储单元都已测试完成，或出现测试结果未通过的存储单元。

若全部存储空间都已测试通过，则第一状态机回到空闲状态，此时状态寄存器113会接受到相应的信号，使得状态寄存器113置为1，表示测试已完成，同时将测试结果寄存器114的值置为1，表示测试结果通过。需要注意的是，若测试过程中某一测试地址测试结果失败，则停止全零测试，第一状态机回到空闲状态，状态寄存器113被置为1，表示测试已完成，同时，测试结果寄存器114的测试结果置为0，表示测试失败，测试机台200查询到该寄存器的值后，即完成了全零测试，且测试结果失败。

可以理解的，字节和位线测试控制组件130、预编程测试组件的实现方式与全零测试控制组件131实现方式类似，均是全部测试空间都测试通过后将测试结果置为测试通过，即第二状态机与第三状态机也会分别依次生成测试时序与测试地址，并对存储器中的存储单元进行逐个测试。如果测试过程发现某一存储器地址测试失败，则停止测试，并将测试状态寄存器113置为1，表示测试已完成，将测试结果寄存器114置为0，表示测试失败。三者均通过硬件电路实现了满足各自测试要求的存储器测试时序。即本发明提供的存储器测试装置100通过生成满足引脚的控制时序，完成对存储器不同功能的测试。

作为本申请一种可能的实现方式，为了更加高效的完成对存储器的测试，第一状态机、第二状态机或第三状态机按自动递增方式生成测试地址。例如，当第一状态机测试第一个存储单元时生成的测试地址为1，则测试第二个存储单元时生成的测试地址为2，测试第二个存储单元时生成的测试地址为3，以此类推。

同时，可选的，状态寄存器113还用于保存第一状态机、第二状态机以及第三状态机的值，以确定第一状态机、第二状态机以及第三状态机的跳转状态。例如，在第一状态机进行工作时，当完成第一个存储空间的测试后，状态寄存器113中保存的第一状态机的值为1；当完成第一个存储空间的测试后，状态寄存器113中保存的第一状态机的值为11；当完成第三个存储空间的测试后，状态寄存器113中保存的第一状态机的值为111，以此类推。进而使得测试机台200能够通过读取状态寄存器113中的值，达到确定此时状态机具体跳转到哪个状态，更加方便。

可选的，测试结果获取组件140包括测试结果处理组件与测试结果判定组件，其中，测试结果处理组件实现了对测试结果的简单处理，由于本申请实施例中实现的3比特物理地址对应1比特逻辑地址，因此需要对物理地址输出的结果进行缓存与拼接处理，使得一次读出1倍特逻辑地址的值。

测试结果判定组件根据存储器的输出判断其是否符合期望，如符合期望，则生成对应的信号，用于个测试组件状态机跳转产生下一个测试地址，例如，对于全零测试而言，其预设值为0000，若存储器的输出为0000，则表示该存储单元的输出符合期望，该存储单元的测试通过。若不符合期望，例如存储器的输出为0001或0010，则测试结果判定组件会生成测试失败信号，并将测试失败信号发送至测试结果寄存器114。

作为本申请的一种可选的实现方式，当测试失败时，测试结果判定组件还会将状态寄存器113置为1，同时将测试结果寄存器114置为0，表示测试已完成且测试结果为测试失败。而当全部存储单元均测试通过后，测试结果判定组件会将测试结果寄存器114置为1。

综上，本申请提供的存储器测试装置通过硬件电路实现对存储器的不同功能的测试，即简化了机台测试环境、测试向量又提高了测试效率，节省测试成本。同时，测试机台通过访问寄存器的方式完成对测试的控制及对测试结果的查询，操作简单，简化测试机台对测试结果的判断，并且，避免了测试机台直接接触存储器引脚，从而保护了存储器的引脚，避免了存储器引脚因测试机台造成损坏或不良影响。

第二实施例

请参阅图1与图2，本发明实施例还提供了一种存储器测试系统，该存储器测试系统包括测试机台200、待测试存储器300以及第一实施例所述的存储器测试装置100，测试机台200、存储器测试装置100以及待测试存储器300依次连接，测试机台200用于通过存储器测试装置100对待测试存储器300进行测试。由于第一实施例已经对存储器测试装置100的硬件及对应的工作原理进行了详细的说明，因此本实施例不再对此进行赘述。

综上，本发明提供了一种存储器测试装置与系统，存储器测试系统还包括测试机台与待测试存储器，该存储器测试装置包括寄存器组件、命令解析组件、测试控制组件、测试结果获取组件，寄存器组件分别与测试机台、命令解析组件、测试结果获取组件连接，测试控制组件分别与待测试存储器、命令解析组件连接，测试结果获取组件还与寄存器组件连接。其中，寄存器组件用于接收测试机台发送的测试指令，并依据测试指令生成控制指令，命令解析组件用于对控制指令进行解析，并生成测试触发信号，以控制测试控制组件工作，测试控制组件用于在工作时生成测试时序，以对待测试存储器进行测试，测试结果获取组件用于获取待测试存储器的测试结果，并将测试结果发送至寄存器组件，以使测试机台通过读取测试结果确定待测试存储器是否合格。一方面，通过测试机台发送的测试指令进行存储器的测试，然后通过测试机台读取存储器测试装置中的测试结果，进而达到了对寄存器测试的效果。另一方面，由于测试机台只需发送测试指令，因此无需对测试机台进行复杂的调试搭建测试环境，达到提升测试效率的效果。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。