1.一种存储器件，包括：
第一存储串，所述第一存储串包括第一漏极、第一漏极选择栅(dsg)晶体管、多个第一存储单元、以及在所述第一漏极和所述第一dsg晶体管之间的第一漏极虚设晶体管；
耦合到所述第一漏极的第一位线；
耦合到所述第一漏极虚设晶体管的第一漏极虚设线；
耦合到所述第一dsg晶体管的第一dsg线；
分别耦合到所述第一存储单元的多个字线；以及
外围电路，所述外围电路被配置为对耦合到所述字线中的选定字线的所述第一存储单元中的目标存储单元执行编程操作，其中，为了执行所述编程操作，所述外围电路包括：位线驱动器，所述位线驱动器耦合到所述第一位线并且被配置为施加第一位线电压以选择所述第一位线；以及字线驱动器，所述字线驱动器耦合到所述第一漏极虚设线和所述第一dsg线并且被配置为：
向所述第一dsg线施加dsg电压以接通所述第一dsg晶体管，并且
向所述第一漏极虚设线施加漏极虚设线电压以接通所述第一漏极虚设晶体管，所述漏极虚设线电压大于所述dsg电压。
2.根据权利要求1所述的存储器件，其中，所述漏极虚设线电压大于所述第一漏极虚设晶体管在所述存储器件的操作温度范围的下限处的阈值电压。
3.根据权利要求2所述的存储器件，其中，所述操作温度范围的所述下限为–40℃。
4.根据权利要求1-3中任一项所述的存储器件，其中：
所述第一存储串为三维(3d)nand存储串；并且
所述第一dsg线在所述字线上方，并且所述第一漏极虚设线在所述第一dsg线上方。
5.根据权利要求1-4中任一项所述的存储器件，其中：
所述第一存储单元包括在所述第一dsg晶体管和所述目标存储单元之间的虚设存储单元；
所述字线包括耦合到所述虚设存储单元的虚设字线；并且
所述字线驱动器耦合到所述虚设字线，并且进一步被配置为向所述虚设字线施加虚设字线电压，所述虚设字线电压与所述漏极虚设线电压不同。
6.根据权利要求1-5中任一项所述的存储器件，其中，为了执行所述编程操作，所述字线驱动器耦合到所述字线并且进一步被配置为：
向所述选定字线施加编程电压；并且
向其余的所述字线中的每个字线施加沟道通过电压，所述编程电压大于所述沟道通过电压。
7.根据权利要求1-6中任一项所述的存储器件，还包括：
第二存储串，所述第二存储串包括第二漏极、第二dsg晶体管、多个第二存储单元、以及在所述第二漏极和所述第二dsg晶体管之间的第二漏极虚设晶体管；
耦合到所述第二漏极的第二位线；
耦合到所述第二漏极虚设晶体管的第二漏极虚设线；以及
耦合到所述第二dsg晶体管的第二dsg线；
其中，所述多个字线分别耦合到所述第二存储单元；并且
为了执行所述编程操作，所述位线驱动器耦合到所述第二位线并且进一步被配置为施加第二位线电压以取消选择所述第二位线，并且所述字线驱动器耦合到所述第二dsg线和所述第二漏极虚设线，并且进一步被配置为向所述第二dsg线和所述第二漏极虚设线施加0-v电压。
8.根据权利要求7所述的存储器件，其中，所述第一dsg线和所述第二dsg线是电分离的，并且所述第一漏极虚设线和所述第二漏极虚设线是电分离的。
9.一种系统，包括：
被配置为存储数据的存储器件，所述存储器件包括：
第一存储串，所述第一存储串包括第一漏极、第一漏极选择栅(dsg)晶体管、多个第一存储单元、以及在所述第一漏极和所述第一dsg晶体管之间的第一漏极虚设晶体管；
耦合到所述第一漏极的第一位线；
耦合到所述第一漏极虚设晶体管的第一漏极虚设线；
耦合到所述第一dsg晶体管的第一dsg线；
分别耦合到所述第一存储单元的多个字线；以及
外围电路，所述外围电路被配置为对耦合到所述字线中的选定字线的所述第一存储单元中的目标存储单元执行编程操作，其中，为了执行所述编程操作，所述外围电路包括：位线驱动器，所述位线驱动器耦合到所述第一位线并且被配置为施加第一位线电压以选择所述第一位线；以及字线驱动器，所述字线驱动器耦合到所述第一dsg线和所述第一漏极虚设线，并且被配置为：
向所述第一dsg线施加dsg电压以接通所述第一dsg晶体管；并且
向所述第一漏极虚设线施加漏极虚设线电压以接通所述第一漏极虚设晶体管，所述漏极虚设线电压大于所述dsg电压；以及
存储器控制器，所述存储器控制器耦合到所述存储器件并且被配置为控制所述存储器件。
10.根据权利要求9所述的系统，还包括主机，所述主机耦合到所述存储器控制器并且被配置为发送或接收所述数据。
11.根据权利要求9所述的系统，其中，所述漏极虚设线电压大于所述第一漏极虚设晶体管在所述存储器件的操作温度范围的下限处的阈值电压。
12.根据权利要求11所述的系统，其中，所述操作温度范围的所述下限为–40℃。
13.根据权利要求9至12中任一项所述的系统，其中：
所述第一存储串为三维(3d)nand存储串；并且
所述第一dsg线在所述字线上方，并且所述第一漏极虚设线在所述第一dsg线上方。
14.根据权利要求9至13中任一项所述的系统，其中：
所述第一存储单元包括在所述第一dsg晶体管和所述目标存储单元之间的虚设存储单元；
所述字线包括耦合到所述虚设存储单元的虚设字线；并且
所述字线驱动器耦合到所述虚设字线，并且进一步被配置为向所述虚设字线施加虚设字线电压，所述虚设字线电压与所述漏极虚设线电压不同。
15.根据权利要求9至14中任一项所述的系统，其中，为了执行所述编程操作，所述字线驱动器耦合到所述字线并且进一步被配置为：
向所述选定字线施加编程电压；并且
向其余的所述字线中的每个字线施加沟道通过电压，所述编程电压大于所述沟道通过电压。
16.根据权利要求9-15中任一项所述的系统，其中，
所述存储器件还包括：
第二存储串，所述第二存储串包括第二漏极、第二dsg晶体管、多个第二存储单元、以及在所述第二漏极和所述第二dsg晶体管之间的第二漏极虚设晶体管；
耦合到所述第二漏极的第二位线；
耦合到所述第二漏极虚设晶体管的第二漏极虚设线；以及
耦合到所述第二dsg晶体管的第二dsg线；
所述多个字线分别耦合到所述第二存储单元；并且
为了执行所述编程操作，所述位线驱动器耦合到所述第二位线并且进一步被配置为施加第二位线电压以取消选择所述第二位线，并且所述字线驱动器耦合到所述第二dsg线和所述第二漏极虚设线，并且进一步被配置为向所述第二dsg线和所述第二漏极虚设线施加0-v电压。
17.根据权利要求16所述的系统，其中，所述第一dsg线和所述第二dsg线是电分离的，并且所述第一漏极虚设线和所述第二漏极虚设线是电分离的。
18.一种用于操作存储器件的方法，所述存储器件包括：第一存储串，所述第一存储串包括第一漏极、第一漏极选择栅(dsg)晶体管、多个第一存储单元、以及在所述第一漏极和所述第一dsg晶体管之间的第一漏极虚设晶体管；耦合到所述第一漏极的第一位线；耦合到所述第一漏极虚设晶体管的第一漏极虚设线；耦合到所述第一dsg晶体管的第一dsg线；以及分别耦合到所述第一存储单元的多个字线；所述方法包括：
对耦合到所述字线中的选定字线的所述第一存储单元中的目标存储单元执行编程操作，其中，执行所述编程操作包括：
施加第一位线电压以选择所述第一位线；
向所述第一dsg线施加dsg电压以接通所述第一dsg晶体管；以及
向所述第一漏极虚设线施加漏极虚设线电压以接通所述第一漏极虚设晶体管，所述漏极虚设线电压大于所述dsg电压。
19.根据权利要求18所述的方法，其中，所述漏极虚设线电压大于所述第一漏极虚设晶体管在所述存储器件的操作温度范围的下限处的阈值电压。
20.根据权利要求19所述的方法，其中，所述操作温度范围的所述下限为–40℃。
21.根据权利要求18-20中任一项所述的方法，其中：
所述第一存储串为三维(3d)nand存储串；并且
所述第一dsg线在所述字线上方，并且所述第一漏极虚设线在所述第一dsg线上方。
22.根据权利要求18至21中任一项所述的方法，其中：
所述第一存储单元包括在所述第一dsg晶体管和所述目标存储单元之间的虚设存储单元；
所述字线包括耦合到所述虚设存储单元的虚设字线；并且
执行所述编程操作还包括向所述虚设字线施加虚设字线电压，所述虚设字线电压与所述漏极虚设线电压不同。
23.根据权利要求18-22中任一项所述的方法，其中，执行所述编程操作还包括：
向所述选定字线施加编程电压；并且
向其余的所述字线中的每个字线施加沟道通过电压，所述编程电压大于所述沟道通过电压。
24.根据权利要求18-23中任一项所述的方法，其中，
所述存储器件还包括：第二存储串，所述第二存储串包括第二漏极、第二dsg晶体管、多个第二存储单元、以及在所述第二漏极和所述第二dsg晶体管之间的第二漏极虚设晶体管；耦合到所述第二漏极的第二位线；耦合到所述第二漏极虚设晶体管的第二漏极虚设线；以及耦合到所述第二dsg晶体管的第二dsg线；
所述多个字线分别耦合到所述第二存储串的所述第二存储单元；并且
执行所述编程操作还包括：
施加第二位线电压以取消选择所述第二位线；以及
向所述第二dsg线和所述第二漏极虚设线施加0-v电压。