具有交叉耦接的晶体管对的读出放大器的制造方法
【技术领域】
[0001]本发明大体上涉及读出放大器，且更特定来说，涉及具有交叉耦接的晶体管对的读出放大器。
【背景技术】
[0002]随着目前科技的高速发展，存储器广泛用于电子装置中。在存储器中，读出放大器用于通过差分信号来感测数据输送以用于写入到存储器或者从存储器读出。
[0003]当前使用的读出放大器技术使用需要完全转态的数字信号的多个装置，且读出放大器中产生了大量电流。现有技术中，遭受邻近放大器和数字干扰的影响，从而导致数据信号感测的表现降级。也就是说，常规的读出放大器产生大量噪声，所述噪声是由于电路的紧密的布局空间以及数字信号上所需的大量电压摆动而导致。本发明的技术在低功率消耗下提供提高的感测速度以及准确性。
【发明内容】
[0004]本发明提供多个具有交叉耦接的晶体管对的读出放大器，以用于减少功率消耗、邻近的数字和读出放大器之间的噪声干扰，且以低功率实现提高的感测速度。
[0005]本发明提供一种读出放大器。所述读出放大器包括第一交叉耦接的晶体管对和第二交叉耦接的晶体管对、第一电流源和第二电流源、第一数字输入晶体管以及第二数字输入晶体管。所述第一交叉耦接的晶体管对具有第一端、第二端、第一背栅极端和第二背栅极端。所述第一交叉耦接的晶体管对的第一端和第二端耦接到操作电压，所述第一交叉耦接的晶体管对的第一背栅极端和第二背栅极端分别耦接到第一输出端和第二输出端。所述第二交叉耦接的晶体管对具有第一端、第二端、第一背栅极端和第二背栅极端。所述第二交叉耦接的晶体管对的第一背栅极端和第二背栅极端分别耦接到第一输出端和第二输出端，且所述第二交叉耦接的晶体管对的第一端和第二端分别耦接到第一数字输入端和第二数字输入端。所述第一电流源耦接在所述第一数字输入端与接地电压之间，所述第二电流源耦接在所述第二数字输入端与接地电压之间。所述第一数字输入晶体管具有第一端、第二端和控制端。所述第一数字输入晶体管的第一端接收第一数字输入信号，所述第一数字输入晶体管的第二端耦接到第一数字输入端，且所述第一数字输入晶体管的控制端耦接到第二交叉耦接的晶体管对的第二背栅极端。所述第二数字输入晶体管具有第一端、第二端和控制端，所述第一数字输入晶体管的第一端接收第二数字输入信号，所述第二数字输入晶体管的第二端耦接到第二数字输入端，且所述第二数字输入晶体管的控制端耦接到第二交叉耦接的晶体管对的第一背栅极端。
[0006]本发明提供另一种读出放大器。所述读出放大器包括第一交叉耦接的晶体管对和第二交叉耦接的晶体管对、第一电流源和第二电流源以及第一数字输入晶体管和第二数字输入晶体管。所述第一交叉耦接的晶体管对具有第一端、第二端、第一背栅极端和第二背栅极端，所述第一交叉耦接的晶体管对的第一端和第二端耦接到操作电压，所述第一交叉耦接的晶体管对的第一背栅极端和第二背栅极端分别耦接到第一输出端和第二输出端。所述第二交叉耦接的晶体管对具有第一端、第二端、第一背栅极端和第二背栅极端，所述第二交叉耦接的晶体管对的第一背栅极端和第二背栅极端分别耦接到第一输出端和第二输出端，且所述第二交叉耦接的晶体管对的第一端和第二端分别耦接到第一数字输入端和第二数字输入端。所述第一电流源和第二电流源耦接在所述第一数字输入端与接地电压之间，所述第二电流源耦接在所述第二数字输入端与接地电压之间。所述第一数字输入晶体管具有第一端、第二端和控制端，所述第一数字输入晶体管的第一端接收第一数字输入信号，所述第一数字输入晶体管的第二端耦接到第一数字输入端，且所述第一数字输入晶体管的控制端接收读取信号。所述第二数字输入晶体管具有第一端、第二端和控制端，所述第二数字输入晶体管的第一端接收第二数字输入信号，所述第二数字输入晶体管的第二端耦接到第二数字输入端，且所述第二数字输入晶体管的控制端接收读取信号。
[0007]因此，本申请案提供具有第一交叉耦接的晶体管对和第二交叉耦接的晶体管对的多个读出放大器。在此结构中，读出放大器的功率消耗减少，且数据线之间的噪声也减少。另外，读出放大器的数据感测速度提高，且装置失配的敏感性降低。
[0008]应理解，以上一般描述和以下详细描述都是示范性的，且希望提供对如所主张的本发明的进一步解释。
【附图说明】
[0009]包含附图以提供对本发明的进一步理解，且附图并入本说明书中并构成本说明书的一部分。所述图式说明本发明的实施例，且与描述一起用以解释本发明的原理。
[0010]图1A是根据本发明的实施例的读出放大器100的电路图；
[0011]图1B到图1D是根据本发明的实施例的读出放大器100的波形示意图；
[0012]图2A是根据本发明的实施例的读出放大器200的电路图；
[0013]图2B到图2C是根据本发明的实施例的读出放大器200的波形示意图；
[0014]图3A是根据本发明的实施例的读出放大器300的电路图；
[0015]图3B到图3D是根据本发明的实施例的读出放大器300的波形示意图；
[0016]图4A是根据本发明的实施例的读出放大器400的电路图；
[0017]图4B和图4C是在读出放大器400处理读取命令时的波形示意图；
[0018]图4D是在读出放大器400处理写入命令时的波形示意图；
[0019]图5A是根据本发明的实施例的读出放大器500的电路图；
[0020]图5B和图5C是在读出放大器500处理读取命令时的波形示意图；
[0021]图是在读出放大器500处理写入命令时的波形示意图；
[0022]图6A是根据本发明的实施例的读出放大器600的电路图；
[0023]图6B和图6C是在读出放大器600处理读取命令时的波形示意图；
[0024]图6D是在读出放大器600处理写入命令时的波形示意图；
[0025]图6E说明读出放大器600的波形曲线图；
[0026]图7A是根据本发明的实施例的读出放大器700的电路图；
[0027]图7B是在读出放大器700处理读取命令时的波形示意图；
[0028]图7C是在读出放大器700处理写入命令时的波形示意图；
[0029]图8A是根据本发明的实施例的读出放大器800的电路图；
[0030]图8B和图8C是在读出放大器800处理读取命令时的波形示意图；
[0031]图8D是在读出放大器800处理写入命令时的波形示意图；
[0032]图9A是根据本发明的实施例的读出放大器900的电路图；
[0033]图9B和图9C是读出放大器900的波形示意图；
[0034]图1OA是根据本发明的实施例的读出放大器1000的电路图；
[0035]图1OB和图1OC是读出放大器1000的波形示意图；
[0036]图1lA是根据本发明的实施例的读出放大器1100的电路图；
[0037]图1lB和图1lC是读出放大器1100的波形示意图。
[0038]附图标记说明:
[0039]100:读出放大器；
[0040]110:第一交叉耦接的晶体管对；
[0041]120:第二交叉耦接的晶体管对；
[0042]130:第一电流源；
[0043]140:第二电流源；
[0044]200:读出放大器；
[0045]210:第一交叉耦接的晶体管对；
[0046]220:第二交叉耦接的晶体管对；
[0047]230:第一电流源；
[0048]240:第二电流源；
[0049]300:读出放大器；
[0050]310:第一交叉耦接的晶体管对；
[0051]320:第二交叉耦接的晶体管对；
[0052]330:第一电流源；
[0053]340:第二电流源；
[0054]400:读出放大器；
[0055]410:第一交叉耦接的晶体管对；
[0056]420:第二交叉耦接的晶体管对；
[0057]430:第一电流源；
[0058]440:第二电流源；
[0059]500:读出放大器；
[0060]510:第一交叉耦接的晶体管对；
[0061]520:第二交叉耦接的晶体管对；
[0062]530:第一电流源；
[0063]540:第二电流源；
[0064]600:读出放大器；
[0065]610:第一交叉耦接的晶体管对；
[0066]620:第二交叉耦接的晶体管对；
[0067]630:第一电流源；
[0068]640:第二电流源；
[0069]700:读出放大器；
[0070]710:第一交叉耦接的晶体管对；
[0071]720:第二交叉耦接的晶体管对；
[0072]730:第一电流源；
[0073]740:第二电流源；
[0074]800:读出放大器；
[0075]810:第一交叉耦接的晶体管对；
[0076]820:第二交叉耦接的晶体管对；
[0077]830:第一电流源；
[0078]840:第二电流源；
[0079]900:读出放大器；
[0080]910:第一交叉耦接的晶体管对；
[0081]920:第二交叉耦接的晶体管对；
[0082]930:第一电流源；
[0083]940:第二电流源；
[0084]1000:读出放大器；
[0085]1010:第一交叉耦接的晶体管对；
[0086]1020:第二交叉耦接的晶体管对；
[0087]1030:第一电流源；
[0088]1040:第二电流源；
[0089]1100:读出放大器；
[0090]1110:第一交叉耦接的晶体管对；
[0091]1120:第二交叉耦接的晶体管对；
[0092]1130:第一电流源；
[0093]1140:第二电流源；
[0094]ACT:启动信号；
[0095]BGEll:第一背栅极端；
[0096]BGE12:第二背栅极端；
[0097]BGE21:第一背栅极端；
[0098]BGE22:第二背栅极端；
[0099]C2:写入命令；
[0100]C3:预充电命令；
[0101]CS:控制信号；
[0102]DIGITA:第一数字输入信号；
[0103]DIGITB:第二数字输入信号；
[0104]DVC:参考电压；
[0105]Ell:第一端；
[0106]E12:第二端；
[0107]E21:第一端；
[0108]E22:第二端；
[0109]EOl:第一输出端；
[0110]E02:第二输出端；
[0111]EQ:均压信号；
[0112]IEl:第一数字输入端；
[0113]IE2:第二数字输入端；
[0114]Ι0Α:第一 1 信号；
[0115]Ι0Β:第二 1 信号；
[0116]M1-M17:晶体管；
[0117]MEQ:晶体管；
[0118]NBIAS:偏压电压；
[01