体管与晶体管强度比（也称为a比）来确定并由字线写跳变电压 (WffTV)来描述。WffTV被量化为标称电压（VDD)和字线电压（VWL)之间的差，其中VWL是在 写操作中导致数据翻转的最小字线电压。
[0034] 图2解说SRAM存储器中的单元阵列。SRAM阵列200被示出为具有选中行202和 选中列204。当选中行202和选中列204被选择用于存储器操作时，选中单元（SC) 206是 SRAM阵列200中被操作以进行读取或写入操作的单元。然而，选中行202中的其他单元也 被部分能量化。这些单元被称为行半选中单元（RHSC) 210,因为它们是该阵列中处于未选中 列212中的一部分。类似地，在选中列204内，其他单元未被选中，因为它们处于未选中行 208中，并且这些单元被称为列半选中单元（CHSC) 214。处于未选中行208和未选中列212 中的单元被称为未选中单元（USC) 216。
[0035] 在许多大SRAM阵列中，规定了至少6 〇的成品率（"6 〇 -成品率")。为了在SRAM 阵列200中实现6 〇 -成品率规范，包括选中单元206、RHSC 210、CHSC214以及未选中单元 216在内的所有单元（如图2中所示）应当在其操作模式（读取模式、写入模式和待机模 式）中容耐6〇变动。因为在活动模式（读取模式和写入模式）中实现足够的成品率特别 困难，所以可使用读（写）辅助电路或读（写）优选单元来改善读取静态噪声余量（WWTV)。
[0036] 读（写）辅助电路是被用来实现高读取静态噪声余量（WffTV)的附加电路。读 (写）优选单元是通过以下方式设计的：改变SRAM单元中的晶体管的特性来实现高读取静 态噪声余量（WffTV)，同时允许WffTV (读取静态噪声余量）的降级。通常，读优选单元不能与 写优选单元同时实现，因为SRAM单元中每个晶体管的大小成反比地影响读取静态噪声余 量和WffTV。
[0037] 此外，同时应用读辅助电路和写辅助电路两者导致显著的电路复杂度。从而，读辅 助电路（与写优选单元相组合）或写辅助电路（与读优选单元相组合）对于改善读取静态 噪声余量和WffTV两者是有吸引力的。为了评估成品率，使用单元〇的概念，单元〇被定 义为平均值（U)除以标准差（〇)。为了测量读取静态噪声余量、WffTV和HS匪的y和〇， 可用Vth变动来执行IK蒙特卡罗模拟。由RDF带来的Vth变动的标准差（〇 Vth)由下式 确定：
【主权项】
1. 一种静态存储器单元，包括： 包括第一背栅节点的第一传输门晶体管； 包括第二背栅节点的第二传输门晶体管； 包括第三背栅节点的第一下拉晶体管；以及 包括第四背栅节点的第二下拉晶体管； 其中所述第一下拉晶体管的源节点、所述第二下拉晶体管的源节点、所述第一背栅节 点、所述第二背栅节点、所述第三背栅节点、以及所述第四背栅节点被彼此电耦合以形成公 共节点。
2. 如权利要求1所述的静态存储器单元，其特征在于，所述第一传输门晶体管被配置 成当所述公共节点被升高到高于零伏的电势时将数据传递到所述第二下拉晶体管，而所述 第二传输门晶体管被配置成当所述公共节点被升高到高于零伏的电势时将数据传递到所 述第一下拉晶体管。
3. 如权利要求1所述的静态存储器单元，其特征在于，还包括：耦合于所述第一传输门 晶体管和所述第一下拉晶体管的第一上拉晶体管；以及耦合于所述第二传输门晶体管和所 述第二下拉晶体管的第二上拉晶体管。
4. 如权利要求1所述的静态存储器单元，其特征在于，所述第一传输门晶体管的管体 包括所述第一背栅节点。
5. 如权利要求1所述的静态存储器单元，其特征在于，所述第一下拉晶体管的管体包 括所述第三背栅节点。
6. -种向静态存储器单元进行写入的方法，包括： 提供存储器单元，所述存储器单元包括： 包括第一背栅节点的第一传输门晶体管； 包括第二背栅节点的第二传输门晶体管； 包括第三背栅节点的第一下拉晶体管；以及 包括第四背栅节点的第二下拉晶体管； 其中所述第一下拉晶体管的源节点、所述第二下拉晶体管的源节点、所述第一背栅节 点、所述第二背栅节点、所述第三背栅节点、以及所述第四背栅节点被彼此电耦合以形成公 共节点；以及 将所述公共节点的电势升高到高于接地；以及 当所述公共节点的电势高于接地时，使电流通过所述第一传输门晶体管和所述第二传 输门晶体管。
7. 如权利要求6所述的方法，其特征在于，所述第一传输门晶体管被配置成当所述公 共节点被升高到高于零伏的电势时将数据传递到所述第二下拉晶体管，而所述第二传输门 晶体管被配置成当所述公共节点被升高到高于零伏的电势时将数据传递到所述第一下拉 晶体管。
8. 如权利要求6所述的方法，其特征在于，进一步包括：耦合于所述第一传输门晶体管 和所述第一下拉晶体管的第一上拉晶体管；以及耦合于所述第二传输门晶体管和所述第二 下拉晶体管的第二上拉晶体管。
9. 如权利要求6所述的方法，其特征在于，所述第一传输门晶体管的管体包括所述第 一背栅节点。
10. 如权利要求6所述的方法，其特征在于，所述第一下拉晶体管的管体包括所述第三 背栅节点。
11. 一种静态存储器单元，包括： 包括第一背栅节点和传输门读优选栅长的第一传输门晶体管； 包括第二背栅节点和传输门读优选栅长的第二传输门晶体管； 包括第三背栅节点和下拉读优选栅宽的第一下拉晶体管；以及 包括第四背栅节点和下拉读优选栅宽的第二下拉晶体管； 其中所述第一下拉晶体管的源节点、所述第二下拉晶体管的源节点、所述第一背栅节 点、所述第二背栅节点、所述第三背栅节点、以及所述第四背栅节点被彼此电耦合以形成公 共节点。
12. 如权利要求11所述的静态存储器单元，其特征在于，所述第一传输门晶体管和所 述第二传输门晶体管各自具有读优选栅长，所述读优选栅长比所述静态存储器单元中的其 他器件的栅长更长。
13. 如权利要求11所述的静态存储器单元，其特征在于，所述第一下拉晶体管和所述 第二下拉晶体管各自具有读优选栅宽，所述读优选栅宽比所述静态存储器单元中的其他器 件的栅宽更宽。
14. 如权利要求11所述的静态存储器单元，其特征在于，所述第一传输门晶体管被配 置成当所述公共节点被升高到高于零伏的电势时将数据传递到所述第二下拉晶体管，而所 述第二传输门晶体管被配置成当所述公共节点被升高到高于零伏的电势时将数据传递到 所述第一下拉晶体管。
15. 如权利要求11所述的静态存储器单元，其特征在于，进一步包括：耦合于所述第一 传输门晶体管和所述第一下拉晶体管的第一上拉晶体管；以及耦合于所述第二传输门晶体 管和所述第二下拉晶体管的第二上拉晶体管。
16. 如权利要求11所述的静态存储器单元，其特征在于，所述第一传输门晶体管的管 体包括所述第一背栅节点。
17. 如权利要求11所述的静态存储器单元，其特征在于，所述第一下拉晶体管的管体 包括所述第三背栅节点。
18. -种静态存储器单元，包括： 第一传输门晶体管，其包括用于偏置所述第一传输门晶体管的第一装置； 第二传输门晶体管，其包括用于偏置所述第二传输门晶体管的第二装置； 第一下拉晶体管，其包括用于偏置所述第一下拉晶体管的第三装置；以及 第二下拉晶体管，其包括用于偏置所述第二下拉晶体管的第四装置； 其中所述第一下拉晶体管的源节点、所述第二下拉晶体管的源节点、所述第一装置、所 述第二装置、所述第三装置、和所述第四装置被彼此电耦合以形成公共节点。
19. 如权利要求18所述的静态存储器单元，其特征在于，进一步包括： 用于将所述公共节点的电势升高到高于接地的装置；以及 用于在所述公共节点的电势高于接地时使电流通过所述第一传输门晶体管和所述第 二传输门晶体管的装置。
20.如权利要求18所述的静态存储器单元，其特征在于，所述第一装置、第二装置、第 三装置和第四装置中的至少一个是背栅。
【专利摘要】用于静态存储器单元的方法和装置。一种静态存储器单元可包括包含第一背栅节点的第一传输门晶体管和包含第二背栅节点的第二传输门晶体管。该静态存储器单元可包括包含第三背栅节点的第一下拉晶体管以及包含第四背栅节点的第二下拉晶体管。该第一下拉晶体管的源节点、该第二下拉晶体管的源节点、以及该第一、第二、第三和第四背栅节点被彼此电耦合以形成公共节点。
【IPC分类】G11C11-412, G11C11-417
【公开号】CN104704566
【申请号】CN201380040575
【发明人】S-O·郑, Y·杨, B·杨, C·F·耶普
【申请人】高通股份有限公司, 延世大学校产学协力团
【公开日】2015年6月10日
【申请日】2013年7月31日
【公告号】US20140036578, WO2014022565A1