集成mram高速缓存模块的制作方法
【专利说明】集成MRAM高速缓存模块
[0001]公开领域
[0002]所公开的实施例针对磁阻随机存取存储器(MRAM)。更具体而言，示例性实施例针对包括存储器元件(诸如MRAM末级高速缓存、MRAM主存储器、和存储器控制器)的集成MRAM模块。
【背景技术】
[0003]可以用对存储器子系统的高效设计来改进处理系统的性能和能量效率。存储器子系统的常规架构包括非易失性存储器(诸如静态随机存取存储器(SRAM))和易失性存储器(诸如，动态随机存取存储器(DRAM))的组合。SRAM和DRAM技术在本领域中是熟知的。
[0004]SRAM单元通常比DRAM单元更快速，但是也比DRAM单元要大。尽管SRAM的面积消耗很大，但是因为其较高的速度和性能特性，SRAM仍然在寄存器堆和高速缓存中找到片上的一席之地。但是，SRAM单元往往本质上是有泄漏的，并且随着设备技术越缩越小，SRAM单元的泄漏问题会加剧。
[0005]在另一方面，DRAM单元以较低速度为代价提供了小尺寸或高密度的优势。DRAM常规上被用于可位于片外的主存储器中。DRAM成本也较低并且可很好地适从于堆叠式架构，以用于创建大的低成本片外存储方案。然而，DRAM也遭受对于越缩越小的设备技术而言可伸缩性有限的不利影响，特别是在亚1nm范围中。DRAM的另一公认的缺点是其易失性本质，这要求不断的刷新，并且由此招致与刷新功率相关联的不期望的成本。
[0006]相应地，采用面向性能的SRAM用于片上高速缓存并且采用面向密度的DRAM用于片外存储器的常规存储器子系统设计遭受限制。处理系统设计中的最近趋势对片上末级高速缓存(LLC)造成了高要求。由此，SRAM LLC趋向于占用片上较大的面积，其中可用的台面空间由于不断增加的组件和缩减的总体表面积而不断缩减。另一方面，具有较高数据访问要求的应用也对主存储器中采用的片外DRAM造成额外的压力。然而，如以上所讨论的，DRAM并不很适用于投放此类较高带宽。进一步，片上处理器与片外存储器之间的片外互连为了满足增长的带宽需求也承受更严重的压力，并且这也导致增加的功耗。
[0007]相应地，本领域中存在对于克服与常规设计相关联的前述问题的存储器子系统的需要。
[0008]概述
[0009]本发明的示例性实施例针对包括存储器元件(诸如MRAM末级高速缓存和MRAM主存储器)的集成MRAM模块的系统和方法。
[0010]例如，一示例性实施例针对一种集成电路，包括:处理器；包括MRAM末级高速缓存和MRAM主存储器的磁阻随机存取存储器(MRAM)模块；以及耦合所述处理器和所述MRAM模块的接口。
[0011]另一示例性实施例涉及一种形成集成电路的方法，所述方法包括:在第一封装上形成没有末级高速缓存的处理芯片，以及在第二封装中形成包括MRAM末级高速缓存和MRAM主存储器的MRAM模块。
[0012]另一示例性实施例针对一种系统，包括:形成在第一封装上的没有末级高速缓存的处理装置，以及形成在第二封装中的包括末级高速缓存和主存储器的磁阻随机存取存储器(MRAM)存储器装置。
[0013]又一示例性实施例针对一种形成集成电路的方法，所述方法包括:用于在第一封装上形成没有末级高速缓存的处理芯片的步骤，以及用于在第二封装中形成包括MRAM末级高速缓存和MRAM主存储器的MRAM模块的步骤。
[0014]附图简述
[0015]给出附图以帮助对本发明实施例进行描述，且提供附图仅用于解说实施例而非对其进行限定。
[0016]图1解说了包括常规处理系统100的集成电路。
[0017]图2解说了包括根据示例性实施例配置的示例性处理系统200和存储器模块218的集成电路。
[0018]图3是包括示例性MRAM模块318的示例性处理系统300的示意图。
[0019]图4A-C解说了示例性MRAM模块的物理实现。
[0020]图5解说了根据示例性实施例的形成包括处理器和MRAM模块的集成电路的方法的流程图。
[0021]图6解说了其中可有利地采用本公开的实施例的示例性无线通信系统600。
[0022]详细描述
[0023]本发明的各方面在以下针对本发明具体实施例的描述和有关附图中被公开。可以设计替换实施例而不会脱离本发明的范围。另外，本发明中众所周知的元素将不被详细描述或将被省去以免煙没本发明的相关细节。
[0024]措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。同样，术语“本发明的各实施例”并不要求本发明的所有实施例都包括所讨论的特征、优点、或工作模式。
[0025]本文中所使用的术语仅出于描述特定实施例的目的，而并不旨在限定本发明的实施例。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在或添加。
[0026]此外，许多实施例是根据将由例如计算设备的元件执行的动作序列来描述的。将认识到，本文描述的各种动作能由专用电路(例如，专用集成电路(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文描述的这些动作序列可被认为是完全体现在任何形式的计算机可读存储介质内，其内存储有一经执行就将使相关联的处理器执行本文所描述的功能性的相应计算机指令集。因此，本发明的各种方面可以用数种不同形式来体现，所有这些形式都已被构想落在所要求保护的主题内容的范围内。另外，对于本文描述的每个实施例，任何此类实施例的对应形式可在本文中被描述为例如“被配置成执行所描述的动作的逻辑”。
[0027]示例性实施例认识到与包括用SRAM设计的片上高速缓存、用DRAM设计的片外存储器的、在片上处理组件与片外存储器之间有昂贵并且高耗电的互连的常规存储器架构相关联的问题。实施例用本文中将进一步详细描述的示例性磁阻随机存取存储器(MRAM)模块来减轻这些问题。
[0028]MRAM是非易失性存储器技术，其特征是高速度以及小尺寸和低成本。与诸如SRAM和DRAM之类的将数据存储为电荷或电流的常规RAM技术形成对比，MRAM使用磁性元件。在MRAM中，磁隧道结(MTJ)存储元件可由两个各自能保持磁场的由隧道势皇层或类似物分开的磁层形成。这两个磁层中的一个(通常被称为“固定层”)被设置成特定极性。另一磁层(通常被称为“自由层”)的极性自由改变以匹配可能被施加的外部场的极性。自由层极性的改变将改变MTJ存储元件的电阻。相应地，当这两个磁层的极性对准时，存在低电阻状态，其可被指定为第一逻辑状态，诸如逻辑“O”。当这些极性不对准时，存在高电阻状态，其可被指定为第二逻辑状态，诸如逻辑“I”。以此方式，MRAM可以基于这两个磁层的相对极性来存储二进制数据。对于读操作，可使电流通过MTJ存储元件，并且可测量电阻以确定所存储的值是“O”还是“I”。对于写操作，可通过传播电流以建立磁场来写数据。本领域普通技术人员将会理解与MRAM相关联的进一步的实现和变型。
[0029]可以看到，MRAM具有使其成为通用存储器的候选者的若干可取特征。这些可取特征包括高速度、高密度或即小位单元尺寸、低功耗、以及不随时间降格。常规MRAM的变型可进一步在此类可取方面作出改进。例如，自旋转移矩MRAM(STT-MRAM)使用在通过起到自旋过滤器作用的薄膜时变得自旋极化的电子。STT-MRAM被认为比常规MRAM更加可伸缩，并且也可以更简单的电路设计为特征。STT-MRAM也被称为自旋转移矩RAM (STT-RAM)、自旋矩转移磁化切换RAM(Spin-RAM)、和自旋动量转移(SMTRAM)。
[0030]示例性实施例将参考MRAM来描述。然而，将会理解，该说明书是解说性的并且并不旨在作为限定。相应地，将会理解，实施例可被扩展至MRAM技术的任何合适变型(诸如STT-MRAM)而不脱离本公开的范围。
[0031]此外，将会理解，术语“集成电路”、“芯片”、“封装”、“管芯”等可以参考实施例可互换地使用。对于“片上”组件的引用可指示该组件是集成在与处理器、应用处理器(AP)、处理核等相同的芯片上的，其并不包括主存储器。相应地，“片外”组件可以指没有集成在片上的组件。对于“封装”的引用可一般地指示可使用系统级封装(SiP)、三维(3D)穿硅通孔(TSV)、和/或其他技术被封装在一起的一个或多个半导体管芯。对于“单片”封装或管芯的引用可被用于传达组件被集成或制造为芯片上、管芯上或封装上的统一