取重试条件下读取数据，这样读取的所有数据可以被存储在页缓冲器125中，所述限定为不同的读取重试条件分别与不同的单元区域相关。例如，如果被选择的页的第一单元区域包括存储第一读取数据的第一存储单元，被选择的页的第二单元区域包括存储第二读取数据的第二存储单元，那么可以在不同的第一读取重试条件和第二读取重试条件下分别读取第一读取数据和第二读取数据。这里，第一读取数据和第二读取数据可以被提供给数据确定单元220，数据确定单元220可以用于对于第一读取数据和第二读取数据进行独立的确定，从而分析与给定的电阻大小分布相关的各个电阻数据谷。
[0051]读取重试控制单元210可以基于由数据确定单元220产生的确定结果来控制后续的读取重试操作。例如，如果在读取重试操作期间使用第一读取参考和第二读取参考(借此，分别使第一读取数据和第二读取数据的错误产生最小化)，则可以向存储装置100提供与第一读取参考和第二读取参考的使用相关的读取信息。
[0052]可以关于存储单元阵列内的每个单元区域中的存储单元的相对位置，来执行在发明构思的各个实施例中从较大组的存储单元指定单元区域。例如，可以根据沿着共同连接单元区域的存储单元(或提供共同的存取控制信号路径)的具体信号线的位置来完成单元区域指定。因此，可以对于每个相应的单元区域使用不同的读取参考来对单元区域独立地执行读取重试操作。此外，可以对单元区域调查(或预测)电阻大小分布的多个谷。因此，可以对与存储单元阵列110的具体单元区域中的存储单元的相对位置相关的局部变化进行补偿。
[0053]存储控制器200和存储装置100可以集成到半导体装置。例如，存储控制器200和存储装置100可以集成到半导体装置，因此可以构成存储卡。对于一个示例，存储控制器200和存储装置100可以集成到半导体装置，因此可以构成PC卡(PCMCIA卡)、紧凑型闪存卡(CF卡)、智能媒体卡(SM/SMC)、记忆棒、多媒体卡(丽C、RS-MMC或丽Cmicro)、SD卡(SD、迷你SD或微型SD)或通用闪存(UFS)。对于另一示例，存储控制器200和存储装置100可以集成到半导体装置，因此可以构成固态盘/驱动器(SSD)。
[0054]图2是进一步示出在一个示例中图1的存储系统10中的存储装置100的框图。
[0055]参照图2，存储装置100包括存储单元阵列110、写入/读取电路120、控制逻辑器130、电压生成单元140、行解码器150以及列解码器160。在图2中示出的写入/读取电路120包括读取电路121、写入电路122和页缓冲器125。
[0056]如上面所指出的，存储单元阵列110的存储单元关于第一信号线和第二信号线来分别进行连接(例如，存储单元阵列110的存储单元分别连接在第一信号线和第二信号线的各个交叉点处)。在下文中，示出的实施例假设第一信号线是位线BL而第二信号线是字线WL。
[0057]图3是进一步示出在一个示例中图2的存储单元阵列110的存储单元的电路图。
[0058]参照图3，存储单元阵列110是包括字线WL1至WLn、位线BL1至BLm和多个存储单元MC的二维(或水平的)存储器结构。字线WL、位线BL和存储单元MC的数量将根据实施例而变化。此外，在发明的其他实施例中，存储单元阵列110将是三维(或竖直的(垂直的))存储器结构。
[0059]在图3中示出的示例中，多个存储单元MC中的每个可以包括可变电阻器装置R和选择装置D。可变电阻器装置R可以指可变电阻材料，选择装置D可以指开关装置。
[0060]可变电阻器装置R连接在多条位线BL1至BLm中的一条和选择装置D之间，选择装置D可以连接在可变电阻器装置R和多条字线WL1至WLn中的一条之间。然而，发明构思的实施例不限于此，选择装置D可以连接在多条位线BL1至BLm中的一条和可变电阻器装置R之间，可变电阻器装置R可以连接在选择装置D和多条字线WL1至WLn中的一条之间。
[0061]选择装置D可以连接在多条字线WL1至WLn中的一条和可变电阻器装置R之间，并且可以根据施加到连接的字线和位线的电压来控制对于可变电阻器装置R的电流供应。尽管在图3中二极管被示出为选择装置D，但是这仅仅是发明构思的示例性实施例，并且根据另一实施例，可以将选择装置D修改为其他开关装置。
[0062]图4是示出在一个示例中被包括在图3的存储单元MC中的可变电阻器装置R的视图。
[0063]参照图4，可变电阻器装置R包括第一电极ELI和第二电极EL2以及设置在第一电极ELI和第二电极EL2之间的数据存储膜DS。
[0064]第一电极ELI和第二电极EL2可以由各种金属、金属氧化物或金属氮化物形成。第一电极ELI和第二电极EL2可以由铝(A1)、铜(Cu)、氮化钛(TiN)、氮化钛铝(TixAlyNz)、铱(Ir)、铂(Pt)、银(Ag)、金(Au)、多晶硅、钨(W)、钛(Ti)、钽(Ta)、氮化钽(TaN)、氮化钨(_、镍(Ni)、钴(Co)、铬(Cr)、锑(Sb)、铁(Fe)、钼(Mo)、钯(Pd)、锡(Sn)、锆(Zr)、锌(Zn)、氧化铱(Ir02)、错酸锁(SrZr03)等形成。
[0065]数据存储膜DS可以由双极性电阻存储材料或单极性电阻存储材料形成。双极性电阻存储材料可以通过脉冲的极性以设置或重置状态被编程，钙钛矿类材料可以用作双极性电阻存储材料。同时，单极性电阻存储材料可以通过经由同一极性的脉冲在设置状态或重置状态中被编程，诸如N1xS T1 x的过渡金属氧化物可以用作单极性电阻存储器材料。
[0066]图5A、图5B、图5C和图?是示出图4中示出的存储单元MC的不同示例的各个电路图。
[0067]参照图5Α，存储单元MCa可以包括可连接在位线BL和字线WL之间的可变电阻器装置Ra。存储单元MCa可以因分别施加到位线BL和字线WL的电压来存储数据。
[0068]参照图5B，存储单元MCb可以包括可变电阻器装置Rb和单向二极管Da。可变电阻器装置Rb可以包括电阻材料，从而存储数据。单向二极管Da可以是根据字线WL和位线BL的偏压向可变电阻器装置Rb供应电流或阻断电流的选择装置，即，开关装置。单向二极管Da可以连接在可变电阻器Rb和字线WL之间，可变电阻器装置Rb可以连接在位线BL和单向二极管Da之间。单向二极管Da和可变电阻器装置Rb的位置可以相对于彼此进行改变。
[0069]根据实施例，单向二极管Da可以是PN结二极管或PIN结二极管，单向二极管Da的阳极可以连接到可变电阻器装置Rb，单向二极管Da的阴极可以连接到多条字线WL1至WLn中的一条。如果单向二极管Da的阳极和阴极之间的电压差大于单向二极管Da的阈值电压，则单向二极管Da导通以向可变电阻器装置Ra供应电流。
[0070]参照图5C，存储单元MCc可以包括可变电阻器装置Rc和双向二极管Db。可变电阻器装置Rc可以包括电阻材料，从而存储数据。双向二极管Db可以连接在可变电阻器装置Rc和字线WL之间，可变电阻器装置Rc可以连接在位线BL和双向二极管Db之间。双向二极管Db和可变电阻器装置Rc的位置可以相对于彼此进行改变。通过使用双向二极管Db，可以切断可能流到未被选择的电阻器单元的漏电流。
[0071]参照图存储单元MCd可以包括可变电阻器装置Rd和晶体管TR。晶体管TR可以是根据字线WL的电压来向可变电阻器装置Rd供应电流或阻断电流的选择装置，即，开关装置。晶体管TR可以连接在可变电阻器装置Rd和字线WL之间，可变电阻器装置Rd可连接在位线BL和晶体管TR之间。晶体管TR和可变电阻器装置Rd的位置可以相对于彼此进行改变。存储单元MCd可以根据被字线WL驱动的晶体管TR的0N或OFF而被选择或没有被选择。
[0072]参照图2，读取电路121可以连接到被选择的位线BL以读取存储在被选择的存储单元MC中的数据DATA，因此，可以输出存储在存储单元阵列110中的数据DATA。如果从存储控制器200接收到正常读取命令，则读取电路121可以对被选择的存储单元MC执行正常读取操作，如果从存储控制器200接收到读取重试命令，则读取电路121可以针对被选择的存储单元MC根据读取重试来执行读取重试操作。
[0073]在前述示例的背景下，如果对存储单元阵列110的被选择的存储单元执行读取重试操作，则读取电路121可以对从被选择的存储单元划分出的若干指定的单元区域中的每个单元区域独立地执行单元区域特定的读取重试操作，其中，利用不同的读取条件(即，不同的读取参考)来执行所得的多个单元区域特定的读取重试操作。然后，对每个单元区域读取的数据可以同时或顺序地存储在页缓冲器125中。
[0074]此外，在针对存储单元阵列110的被选择的存储单元执行写入操作之前，读取电路121可以执行“预读取重试操作”，从而通过对被选择的存储单元执行正常读取操作来预先读取被选择的存储单元的初始电阻状态。而且，在对被选择的存储单元执行写入操作之后，读取电路121可以执行“验证读取操作”，从而确定被选择的存储单元的写入数据状态。
[0075]读取电路121可以向存储装置100外部的一个或更多个电路(例如，存储控制器200)提供来自正常读取操作或读取重试操作的读取数据。此外，作为执行预读取重试操作或验证读取操作的结果，读取电路121可以向存储装置100内部的电路(例如，控制逻辑器130或写入电路122)提供读取数据(DATA)，作为指示先前的写入操作的成功/失败的通过/失败?目号P/F。
[0076]写入电路122连接到被选择的位线BL，以向被选择的存储单元提供脉冲，从而执行写入(或编程)操作并且因此提供将被存储在存储单元阵列110中的数据。如这里使用的术语“脉冲”可以是指编程脉冲或写入脉冲，可以是电流脉冲或电压脉冲。
[0077]写入电路122可以用于在设置方向上执行写入操作(例如，“设置写入操作”)，其中，沿被选择的存储单元的电阻减小的方向对被选择的存储单元进行编程。此外，写入电路122可以在被选择的存储单元MC的电阻增大的重置方向上针对被选择的存储单元执行写入操作(例如，“重置写入操作”)。
[0078]在图2中，写入/读取电路120连接到列解码器160，从而连接到位线BL。然而，发明构思的实施例不限于此，写入/读取电路120可选择性地连接到行解码器150，从而连接到字线WL。
[0079]控制逻辑器130可以用于基于从存储控制器200接收到的命令CMD、地址ADDR和控制信号CTRL来提供各种控制信号，以向存储单元阵列110写入数据或者从存储单元阵列110读取数据。从控制逻辑器130输出的各种控制信号可以被提供到写入/读取电路120、电压生成单元140、行解码器150和列解码器160，因此，控制逻辑器130可以整体上控制存储装置100中的各个操作。
[0080]例如，控制逻辑器130可以基于命令CMD和控制信号CTRL来产生操作控制信号CTRL_op，并且可以向写入/读取电路120提供操作控制信号CTRL_op。操作控制信号CTRL_op可以包括随后将参照图14和图15详细描述的写入使能信号WEN、读取使能信号REN、感测使能信号SEN、放电信号DIS和预充电使能信号PRE。
[0081]此外，控制逻辑器130可以基于命令CMD、控制信号CTRL和从读取电路121接收到的通过/失败信号P/F来产生电压控制信号CTRL_vol。控制逻辑器130可以向电压生成单元140提供产生的电压控制信号CTRL_vol。电压控制信号CTRL_vol是用于调整提供至电压生成单元140的电压的电平的信号。
[0082]而且，控制逻辑器130可以把地址ADDR划分成行地址X_ADDR和列地址Y_ADDR，并且向行解码器150提供行地址X_ADDR以及向列解码器160提供列地址Y_ADDR。
[0083]对于图2的示出的实施例，控制逻辑器130可以根据从存储控制器200接收到的读取参考来限定(定义)读取条件，可以根据限定的读取条件而向写入/读取电路120和电压生成单元140提供控制信号。S卩，控制逻辑器130可以根据正常读取参考来限定(定义)正常读取条件，并且根据正常读取条件而向写入/读取电路120和电压生成单元140提供控制信号。此外，控制逻辑器130可以根据多个读取重试参考来限定(定义)若干个读取重试条件，所述若干个读取重试条件针对相应的数量的读取重试操作，并且控制逻辑器130可以根据限定的多个读取重试条件来向写入/读取电路120和电压生成单元140提供控制信号。
[0084]电压生成单元140可以用于基于电压控制信号CTRL_vol而产生各种类型的电压，所述电压用于对存储单元阵列110执行写入操作、读取操作和擦除操作。例如，电压生成单元140可以产生重置写入电压Vreset、设置写入电压Vset和读取电压Vread。此外，电压生成单元140可以产生施加到未被选择的存储单元的禁止电压Vinh。而且，电压生成单元140可以产生施加到写入/读取电路120的电源电压Vdd和预充电电压Vpre等。
[0085]在图2的示出的示例中，行解码器150经由字线WL连接到存储单元阵列110，并且可以用于响应于从控制逻辑器130接收到的行地址X_ADDR来激活字线WL之中的被选择的字线。即，行解码器150可以响应于行地址X_ADDR来控制施加到多条字线WL之中的被选择的字线的电压并控制被选择的字线的连接。
[0086]列解码器160经由位线BL连接到存储单元阵列110，并且可以用于响应于从控制逻辑器130接收到的列地址Y_ADDR来激活位线BL之中的被选择的位线。即，列解码器160可以响应于列地址Y_ADDR来控制施加到多条位线BL之中的被选择的位线的电压并控制被选择的位线的连接。
[0087]图6A是示出对于单级存储单元(SLC)而言存储单元根据电阻状态的分布的曲线图。
[0088]参照图6A，水平轴表示电阻，竖直轴表示存储单元的数量。因此，被编程的SLC可以具有低电阻状态(LRS)或高电阻状态(HRS)。将写入脉冲施加到SLC以将SLC从HRS切换为LRS的操作可以被称为“设置操作”或“设置写入操作”，而将写入脉冲施加到SLC以将SLC从LRS切换成HRS的操作可以被称为“重置操作”或“重置写入操作”。
[0089]可以选择LRS电阻分布和HRS电阻分布之间的任意电阻大小来作为“阈值电阻”Rth。在针对SLC的读取操作期间，如果读取结果大于阈值电阻Rth，则确定SLC处于HRSo然而，如果读取结果等于或小于阈值电压Rth，则确定SLC处于LRS。
[0090]在发明构思的某些实施例中，可以从存储控制器200在存储装置100中接收限定(定义)与阈值电阻Rth对应的读取参考REF的信息。控制逻辑器130可以用于根据限定读取参考REF的信息来设置读取条件，其中，读取条件可以包括限定(定义)提供给读取电路121的电压、电流和/或控制信号的信息。
[0091]图6B是示出对于多级存储单元(MLC)而言存储单元根据电阻状态的分布的曲线图。
[0092]