缓冲器125中。如上面参照图8所描述的，电阻存储器的总读取时间tR比例如NAND闪存的总读取时间t #豆得多。因此，即使当对电阻存储器的第一单元区域G1和第二单元区域G2顺序地执行读取操作时，电阻存储器的累积的总读取时间也将比NAND闪存执行的读取时间短得多。
[0133]图12是示出利用与参照图11的存储装置描述的存储装置相似的存储装置执行读取操作的概念图。
[0134]参照图12，包括在页中的多个存储单元被划分成第一单元区域G1和第二单元区域G2。因此，页缓冲器125可以在操作上被划分为分配给第一单元区域G1的第一缓冲区域REG1和分配给第二单元区域G2的第二缓冲区域REG2。
[0135]首先，作为对被选择的页的存储单元执行正常读取操作的结果，可能产生读取错误。即，当利用正常读取参考REF对包括在页中的所有存储单元执行正常读取操作时，因第一单元区域G1和第二单元区域G2的分布差异(例如，与存储单元阵列110相关的局部变化)而产生读取错误。
[0136]然后，对第一单元区域G1和第二单元区域G2执行读取重试操作。即，可以同时执行对第一单元区域G1的读取重试操作和对第二单元区域G2的读取重试操作，或者根据第一读取参考REF1对第一单元区域G1执行读取重试操作，并且根据第二读取参考REF2对第二单元区域G2执行读取重试操作。第一读取参考REF1可以对应于包括在第一单元区域G1中的存储单元的两个相邻分布之间的谷，第二读取参考REF2可以对应于包括在第二单元区域G2中的存储单元的两个相邻分布之间的谷。
[0137]根据图12中示出的实施例，可以同时执行对第一单元区域G1的读取重试操作和对第二单元区域G2的读取重试操作。可选择地，可以顺序地执行对第一单元区域G1的读取重试操作和对第二单元区域G2的读取重试操作。如上面所描述的，电阻存储器的对于一个读取操作来说所需要的读取时间tRKNAND闪存的对于一个读取操作来说所需要的读取时间短得多，因此，即使当对第一单元区域G1和第二单元区域G2顺序地执行读取操作时，电阻存储器的总读取时间也比NAND闪存的读取时间短。
[0138]尽管未示出，但是可以多次重复根据本实施例的读取重试操作，因此，可以调查或预测关于第一单元区域G1和第二单元区域G2的第一谷和第二谷。可以稍微修改重复的读取重试操作中的读取参考。即，可以根据与第一读取参考REF1不同的第一调整的读取参考REF1’来对第一单元区域G1再次执行读取重试操作，可以根据与第二读取参考REF2不同的第二调整的读取参考REF2’来对第二单元区域G2再次执行读取重试操作。
[0139]第一修改的读取参考REF1’可以包括比第一读取参考REF1低的电阻大小，第二修改的读取参考REF2’可以包括比第二读取参考REF2高的电阻大小。因此，可以调查或预测邻近于第一单元区域G1的两个分布之间的谷，可以调查或预测邻近于第二单元区域G2的两个分布之间的谷。
[0140]可以在相对短的总读取时间期间对第一单元区域G1和第二单元区域G2中的每个独立地执行每个读取重试操作，因此，对于第一单元区域G1和第二单元区域G2可以独立地调查或预测谷。因此，可以补偿存储单元阵列110中的局部变化，此外，可以整体上改善存储装置的读取性能和成品率。
[0141]图13A和图13B示出了根据发明构思的某些实施例的图2的存储单元阵列110和页缓冲器125之间的可能连接方式。
[0142]参照图13A，存储单元阵列110可以包括页(PAGE)，其中，所述页包括‘m’个存储单元MCI至MCm。虽然为了便于解释在图13A的存储单元阵列110中仅包括一个页，但存储单元阵列110可以包括许多页。
[0143]页缓冲器125包括可以通过相应的位线BL1至BLm分别连接到存储单元MCI至MCm的多个缓冲器B1至Bm。多个缓冲器B1至Bm可以临时地存储将被写入存储单元阵列110的数据或者从存储单元阵列110读取的数据。
[0144]参照图13B，存储单元阵列110再次包括页(PAGE)，其中，所述页包括第一单元区域G1和第二单元区域G2。这里，然而，一些存储单元被分组为第一单元区域G1，一些其他存储单元被分组成第二单元区域G2。从页划分出的单元区域的数量可以变化，可以例如根据构成的ECC单元的特性来确定每个单元区域的大小。
[0145]因此，页缓冲器125可以包括分配给第一单元区域G1的第一缓冲器组BG1和分配给第二单元区域G2的第二缓冲器组BG2。第一缓冲器组BG1可以包括分别对应于包括在第一单元区域G1中的多个存储单元的多个缓冲器，第二缓冲器组BG2可以包括分别对应于包括在第二单元区域G2中的多个存储单元的多个缓冲器。根据本实施例，第一缓冲器组BG1对应于图12的第一缓冲区域REG1并且第一读取参考REF1可以施加至其，第二缓冲器组BG2对应于图12的第二缓冲区域REG2并且第二读取参考REF2可以施加至其。
[0146]图14是进一步示出在一个示例(121a)中图2的读取电路121的电路图。
[0147]参照图14，读取电路121a可以用于基于流向存储单元的单元电流Icell来读取存储在存储单元(MC)中的数据。图14的读取电路121a包括电流生成单元1211、钳位单元1213和感测放大器1215。然而，读取电路121的结构不限于此，读取电路121可以具有预定的结构，在这种结构中，可以通过比较流过存储单元的单元电流Icell和参考电流Iref来读取存储在存储单元中的数据。在下文中，将描述根据所示出的实施例的读取电路121a的元件。
[0148]电流生成单元1211连接在读取电压端子Vread和感测节点SN之间以产生参考电流Iref。例如，电流生成单元1211可以包括由两个晶体管组成的电流镜像电路。可以基于存储单元MC的特性或单元电流Icell来预先确定参考电流Iref，可以基于确定的参考电流Iref来选择包括在电流镜像电路中的晶体管。
[0149]读取条件设置单元135可以用于根据读取参考来设置读取电压Vread或参考电流Iref。读取条件设置单元135可以根据设置的读取电压Vread或设置的参考电流Iref来将电压控制信号CTRL_vol提供给电压生成单元140。电压生成单元140可以根据电压控制信号CTRL_vol产生读取电压Vread，并且将其提供给读取电路121a。
[0150]钳位单元1213连接在感测节点SN和存储单元MC之间，以将位线电压νΒ?钳制在适于读取的范围内。具体地，钳位单元1213可以根据钳位信号CLP来钳制位线电压BP,可以基于钳位信号CLP来确定位线电压例如，钳位单元1213可以是NM0S晶体管1213，NM0S晶体管1213包括向其输入钳位信号CLP的栅极、连接到感测节点SN的漏极和连接到存储单元MC的源极。
[0151]读取条件设置单元135可以根据读取参考来设置钳位信号CLP。读取条件设置单元135可以根据设置的钳位信号CLP来向电压生成单元140提供电压控制信号CTRL_vol。电压生成单元140可以根据电压控制信号CTRL_vol产生钳位信号CLP，并且将其提供给读取电路121a。
[0152]感测放大器1215可以将作为感测节点的电压的感测电压Vsense与参考电压Vrefl进行比较，并且可以根据电压比较的结果来感测或读取存储在存储单元MC中的数据。此外，感测放大器1215可以根据感测放大器使能信号SAE来执行感测操作。S卩，感测放大器1215可以在感测放大器使能信号SAE被激活时执行感测操作。
[0153]感测电压Vsense可以被施加于非反相输入端，且参考电压Vrefl可以被施加到感测放大器1215的反相输入端。然后，如果感测电压Vsense高于参考电压Vrefl，则感测放大器1215可以提供具有逻辑电平’ 1’的输出，如果感测电压Vsense低于参考电压Vrefl，则感测放大器1215可以提供具有逻辑电平’ 0’的输出。
[0154]读取条件设置单元135可以用于根据读取参考来设置参考电压Vrefl或感测放大器使能信号SAE。读取条件设置单元135可以根据设置的参考电压Vrefl而将电压控制信号CTRL_vol提供给电压生成单元140。电压生成单元140可以根据电压控制信号CTRL_vol产生参考电压Vrefl，且将其提供给读取电路121a。此外，读取条件设置单元135可以根据设置的感测放大器使能信号SAE来调整感测放大器使能信号SAE的激活时序(activat1ntiming)，并且将操作控制信号CTRL_op提供给读取电路121a。
[0155]将描述图1的存储装置100利用图14的读取电路121a的示例性读取操作。
[0156]钳位单元1213可以钳制位线电压V到预定电平，因此，相对于预定电平的位线电压AV，流向存储单元的单元电流Icell可以被确定为与存储单元的电阻大小成比例。如果单元电流Icell高于参考电流Iref，则感测电压Vsense减小，如果单元电流Icell低于参考电流Iref，则感测电压Vsense增加。因此，可以通过将感测电压Vsense与参考电压Vrefl进行比较来读取存储在存储单元中的数据，感测电压Vsense是根据与存储单元的电阻大小不成比例的单元电流Icell而修改的。
[0157]例如，如果存储单元的电阻大小是第一电阻R1，则流向存储单元的单元电流Icell高于参考电流Iref，因此，感测电压Vsense可以减小。因此，感测电压Vsense小于参考电压Vrefl，因此，感测放大器1215可提供具有逻辑电平’0’的输出。结果，可以确定存储在存储单元中的电阻大小为第一电阻R1。
[0158]例如，如果存储单元的电阻大小是第一电阻R2，则流向存储单元的单元电流Icell低于参考电流Iref，因此，感测电压Vsense可以增加。因此，感测电压Vsense高于参考电压Vrefl，因此，感测放大器1215可提供具有逻辑电平’1’的输出。结果，可以确定存储在存储单元MC中的电阻大小为第二电阻R2。
[0159]如上所述，读取电路121a的操作可以根据诸如施加到读取电路121a的电压(例如Vread、Vrefl或VaP)、电流(例如，Iref)或控制信号(例如，SAE)的读取条件而变化。因此，如果读取条件改变了，则感测放大器1215的输出也将改变。
[0160]再次参照图12，与第一单元区域G1对应的第一读取参考REF1从正常读取参考REF移动到左侧，即，沿电阻减小的方向。在这种情况下，读取条件设置单元135可以根据第一读取参考REF1来设置第一读取条件，在第一读取条件下，施加到感测放大器1215的参考电压Vrefl、电流生成单元1211中产生的参考电流Iref和施加到电流生成单元1211的读取电压Vread中的至少一个增大。
[0161]同时，与第二单元区域G2对应的第二读取参考REF2从正常读取参考REF移动到右侧，即，沿电阻增大的方向。在这种情况下，读取条件设置单元135可以根据第二读取参考REF2来设置第二读取条件，在第二读取条件下，施加到感测放大器1215的参考电压Vrefl、电流生成单元1211中产生的参考电流Iref和施加到电流生成单元1211的读取电压Vread中的至少一个减小。
[0162]图15是进一步示出在另一示例(121b)中图2的读取电路121的电路图。
[0163]参照图15，读取电路121b可以基于感测时序ts中的感测电压Vsense来读取存储在存储单元MC中的数据。如图15中所示，读取电路121b包括预充电单元1217、钳位单元1213和感测放大器1215。然而，读取电路121b的结构不限于此，读取电路121b可以具有预定的结构，在预定的结构中，可以通过将感测时序ts中的感测电压Vsense与参考电压Vref2进行比较来读取存储在存储单元MC中的数据。在下文中，将描述根据本实施例的读取电路121b的元件。
[0164]预充电单元1217可以在读取操作或感测操作之前的预充电部分期间将感测电压Vsense预充电成诸如预充电电压Vpre的预定的电压，所述感测电压Vsense是感测节点SN的电压电平。根据本实施例，预充电单元1217可以包括连接在预充电电压端子Vpre和感测节点SN之间的开关SW1以及连接到感测节点SN的电容器Csa。
[0165]开关SW1可以根据预充电使能信号PRE来切换，详细地，开关SW1可以是包括预充电使能信号PRE施加到其的栅极、连接到预充电电压端子Vpre的源极以及连接到感测节点SN的漏极的PM0S晶体管。电容器Csa可以根据开关SW1的根据预充电使能信号PRE的切换操作而被预充电到预充电电压Vpre。因此，可以根据施加到预充电单元1217的预充电电压Vpre和预充电使能信号PRE来改变电容器Csa的电容。
[0166]根据本实施例，读取条件设置单元135可以根据读取参考来设置预充电电压Vpre、预充电使能信号PRE或充入电容器Csa的电荷量。读取条件设置单元135可以根据设置的预充电电压Vpre来将电压控制信号CTRL_vol提供给电压生成单元140。此外，读取条件设置单元135可以根据设置的预充电使能信号PRE来调整预充电使能信号PRE的激活时序，并且将操作控制信号CTRL_op提供给读取电路121b。
[0167]钳位单元1213可以连接在感测节点SN和存储单元(MC)之间并且将位线电压钳制在适于读取的范围内。具体地，钳位单元1213可以根据钳位信号来将位线电压VBJ|制到预定的电平。换言之，可以基于钳位信号CLP来确定位线电压例如，钳位单元1213可以是NM0S晶体管1213，NM0S晶体管1213包括向其输入钳位信号CLP的栅极、连接到感测节点SN的漏极和连接到存储单元的源极。
[0168]读取条件设置单元135可以用于根据读取参考来设置钳位信号CLP。读取条件设置单元135可以根据设置的钳位信号CLP而将电压控制信号CTRL_vol提供给电压生成单元140。电压生成单元140可以根据电压控制信号CTRL_vol产生钳位信号CLP，且将其提供给读取电路121b。
[0169]感测放大器1215可以将作为感测节点的电压的感测电压Vsense与参考电压Vref2进行比较，并且可以根据电压比较的结果来感测或读取存储在存储单元中的数据。可以基于存储单元的特性或模式确定信号MD来预先确定参考电压Vref2。此外，感测放大器1215可以根据感测放大器使能信号SAE来执行感测操作；详细地，感测放大器1215可以在感测放大器使能信号SAE被激活时执行感测操作。
[0170]S卩，感测电压Vsense可以被施加于感测放大器1215的非反相输入端，参考电压Vref2可以被施加到感测放大器1215的反相输入端。然后，如果感测电压Vsense高于参考电压Vref2，则感测放大器1215可以提供具有逻辑电平’ 1’的输出，如果感测电压Vsense低于参考电压Vref2，则感测放大器1215可以提供具有逻辑电平’ 0’的输出。
[0171 ] 读取条件设置单元